

AI-P 加速模块

硬件开发指南

发布日期 2025-11-15

目录

1 前言.....	1
2 产品简介.....	3
3 原理图设计指南.....	5
3.1 概述.....	5
3.2 ADC Board Type 配置.....	5
3.3 Strap 功能设计说明.....	7
3.3.1 Trap 管脚配置说明.....	7
3.3.2 不同场景下 Strap Pin 配置说明.....	9
3.3.3 OS 启动引导方式选择.....	13
3.4 时钟设计说明.....	14
3.4.1 硬件管脚描述.....	14
3.4.2 不同模式下时钟输入需求.....	15
3.4.3 晶振选型及关键参数要求.....	18
3.4.4 差分时钟信号关键参数要求.....	18
3.4.5 原理图设计注意事项.....	18
3.5 电源设计说明.....	19
3.5.1 AI-P 加速模块芯片电源需求列表.....	20
3.5.2 芯片电源供电框图.....	27
3.5.3 AI-P 加速模块上电控制.....	30
3.5.4 AI-P 加速模块过温下电控制.....	30
3.5.5 控制方案.....	31
3.5.5.1 EDP 硬件控制过程说明.....	31
3.5.5.2 EDP 软件控制过程说明.....	32
3.5.5.3 EDP 硬件参考设计.....	33
3.6 复位设计说明.....	34
3.6.1 硬件管脚描述.....	34
3.6.2 复位信号设计拓扑结构.....	35
3.6.3 复位信号流程.....	36
3.7 信号接口设计.....	36
3.7.1 DDR 接口.....	36
3.7.1.1 接口特点.....	37
3.7.1.2 硬件接口信号描述.....	37

3.7.1.3 硬件电路设计指导.....	39
3.7.1.4 接口不使用处理方式.....	41
3.7.2 SerDes 接口.....	42
3.7.2.1 SerDes 支持标准.....	42
3.7.2.2 SerDes 配置方案.....	42
3.7.2.2.1 RC 模式配置方式.....	42
3.7.2.2.2 EP（单 P）模式配置方式.....	43
3.7.2.2.3 EP（双 P）模式配置方式.....	43
3.7.2.3 硬件接口信号描述.....	43
3.7.2.4 硬件电路设计指导.....	49
3.7.2.4.1 HCCS 接口（RC 形态可忽略）.....	49
3.7.2.4.2 PCIe 接口.....	50
3.7.2.4.3 xGE 接口（EP 形态可忽略）.....	54
3.7.2.4.4 SATA 接口（EP 形态可忽略）.....	56
3.7.2.5 接口不使用处理方式.....	58
3.7.3 eMMC 接口（EP 形态可忽略）.....	58
3.7.3.1 接口特点.....	59
3.7.3.2 硬件接口信号描述.....	59
3.7.3.3 硬件电路设计指导.....	59
3.7.3.4 接口不使用处理方式.....	61
3.7.4 CAN-FD 接口（EP 形态可忽略）.....	61
3.7.4.1 硬件接口信号描述.....	62
3.7.4.2 硬件电路设计指导.....	63
3.7.4.3 接口不使用处理方式.....	64
3.7.5 SPMI 接口.....	64
3.7.5.1 硬件接口信息描述.....	64
3.7.5.2 硬件电路设计指导.....	64
3.7.5.3 接口不使用处理方式.....	65
3.7.6 I2C 接口.....	65
3.7.6.1 接口特点.....	65
3.7.6.2 硬件接口信息描述.....	65
3.7.6.3 硬件电路设计指导.....	67
3.7.6.4 接口不使用处理方式.....	68
3.7.7 SPI 接口.....	68
3.7.7.1 接口特点.....	68
3.7.7.2 硬件接口信号描述.....	69
3.7.7.3 硬件电路设计指导.....	73
3.7.7.4 接口不使用处理方式.....	76
3.7.8 UART 接口.....	76
3.7.8.1 接口特点.....	76
3.7.8.2 硬件接口信号描述.....	76
3.7.8.3 硬件电路设计指导.....	78

3.7.8.4 接口不使用处理方式.....	79
3.7.9 SFC 接口.....	79
3.7.9.1 接口特点.....	79
3.7.9.2 硬件接口信号描述.....	80
3.7.9.3 硬件电路设计指导.....	80
3.7.9.4 接口不使用处理方式.....	81
3.7.10 PWM 接口.....	81
3.7.10.1 接口特点.....	81
3.7.10.2 硬件接口信号描述.....	81
3.7.10.3 硬件电路设计指导.....	82
3.7.10.4 接口不使用处理方式.....	82
3.7.11 MDIO 接口（EP 形态不涉及）.....	82
3.7.11.1 接口特点.....	82
3.7.11.2 硬件接口信号描述.....	83
3.7.11.3 硬件电路设计指导.....	83
3.7.11.4 接口不使用处理方式.....	84
3.7.12 JTAG 接口.....	84
3.7.12.1 硬件接口信号描述.....	84
3.7.12.2 硬件电路设计指导.....	85
3.7.12.3 接口不使用处理方式.....	85
3.7.13 PMBus 接口.....	85
3.7.13.1 硬件接口信号描述.....	86
3.7.13.2 硬件电路设计指导.....	86
3.7.13.3 接口不使用处理方式.....	86
3.7.14 GPIO 接口.....	87
3.7.14.1 接口特点.....	87
3.7.14.2 硬件接口信号描述.....	87
3.7.14.3 接口不使用处理方式.....	97
3.7.15 SATA 及 xGE 点灯接口（EP 形态不涉及）.....	97
3.7.15.1 硬件接口信号描述.....	97
3.7.15.2 硬件电路设计指导.....	98
3.7.15.3 接口不使用处理方式.....	100
4 单板硬件应用关键约束.....	101
4.1 概述.....	102
4.2 电源设计约束.....	102
4.3 硬件配置管脚设计约束.....	102
4.4 时钟及复位设计约束.....	102
4.5 DDR 接口设计约束.....	103
4.6 SerDes 接口设计约束.....	103
4.7 eMMC 接口设计约束.....	104
4.8 CAN-FD 接口设计约束.....	104
4.9 SPMI 接口设计约束.....	104

4.10 SGPIO 接口设计约束.....	104
4.11 I2C 接口设计约束.....	104
4.12 SPI 接口设计约束.....	104
4.13 UART 接口设计约束.....	105
4.14 SFC 接口设计约束.....	105
4.15 PWM 接口设计约束.....	105
4.16 MDIO 接口设计约束.....	105
4.17 JTAG 接口设计约束.....	105
4.18 PMBUS 接口设计约束.....	106
4.19 GPIO 接口设计约束.....	106
4.20 SATA 及 xGE 点灯接口设计约束.....	106
5 PCB 设计.....	107
5.1 概述.....	107
5.2 DDR 接口.....	109
5.3 PCIe 接口.....	111
5.4 HCCS 接口.....	114
5.5 xGE 接口.....	116
5.6 SATA 接口.....	118
5.7 时钟接口.....	120
5.8 eMMC 接口.....	121
5.9 I2C 接口.....	122
5.10 SPI 接口.....	122
5.11 SFC 接口.....	122
5.12 SPMI 接口.....	123
5.13 MDIO 接口.....	123
5.14 其他低速接口.....	123
6 整机 EMC 设计.....	124
7 参考文档.....	125
8 缩略语.....	126
9 如何获取帮助.....	128
9.1 收集必要的故障信息.....	128
9.2 做好必要的调试准备.....	128

1 前言

概述

本文档主要介绍AI-P 加速模块的硬件原理图设计、PCB设计、整机EMC设计等，包括时钟、复位、电源、外设接口等信息，用于指导AI-P 加速模块的单板硬件设计。

读者对象

本文档主要适用于以下人员：

- 技术支持工程师
- 硬件开发工程师

符号约定

在本文中可能出现下列标志，它们所代表的含义如下。

符号	说明
 危险	表示如不可避免则将会导致死亡或严重伤害的具有高等级风险的危害。
 警告	表示如不可避免则可能导致死亡或严重伤害的具有中等级风险的危害。
 注意	表示如不可避免则可能导致轻微或中度伤害的具有低等级风险的危害。
 须知	用于传递设备或环境安全警示信息。如不可避免则可能会导致设备损坏、数据丢失、设备性能降低或其它不可预知的结果。 “须知”不涉及人身伤害。
 说明	对正文中重点信息的补充说明。 “说明”不是安全警示信息，不涉及人身、设备及环境伤害信息。

修改记录

文档版本	发布日期	修改说明
05	2025-11-15	第五次正式发布。 • 5.1 概述增加说明。 • 3.7.14.2 硬件接口信号描述增加GPIO258、GPIO259描述。
04	2025-09-19	第四次正式发布。 • 3.4.2 不同模式下时钟输入需求图增加“XO_ADC”管脚。 • 3.5.5.3 EDP硬件参考设计图“EDP硬件设计参考框图”中采样电阻的数值“0.005ohm”改为“0.0005ohm”。 • 3.7.1 DDR接口章节增加LPDDR5相关描述。 • 4.2 电源设计约束增加描述。
03	2025-06-20	第三次正式发布。 • 3.7.8.2 硬件接口信号描述章节增加硬件接口设计约束。 • 3.7.14.2 硬件接口信号描述章节新增接口约束说明信息。 • 全文“AI加速模块”修改为“AI-P 加速模块”。
02	2025-03-10	第二次正式发布。 • 补充超链接； • 优化电源需求列表及电源供电框图。
01	2025-03-06	第一次正式发布。

2 产品简介

AI-P 加速模块是一款高性能的AI智能计算模块。集成了310系列AI处理器，可以实现图像、视频等多种数据分析与推理计算，可广泛用于智能监测、机器人、无人机、视频服务器等场景。AI-P 加速模块最小系统主要包含：

- 310系列AI处理器。
- DRAM LPDDR4x/LPDDR5。
- SPI NOR Flash（Firmware）。
- Power Sub-System。

主要外设接口：


表 2-1 外设接口表

接口名称	功能描述
24 Lane SerDes	PCIe/SATA/xGE复用，以及EP双芯片形态专属的HCCS链路。 • PCIe：最大支持1个PCIe Gen4 16X接口，兼容1X，2X，4X，8X。 • xGE：最大支持8个xGE SerDes接口，速率支持10.3125/1.25Gbps。 • SATA：最大支持4个SATA3.0接口，兼容SATA2.6，SATA2.0，SATA1.0。 • HCCS：专用于EP形态，双P模式，不支持降line。
Ethernet configuration interface	MDIO x2。
存储接口	eMMC4.5 x1、SFC Flash x1。
Serial bus Interface	I2C x8（4组支持客户自由配置）。
	SPI x7（6组支持客户自由配置）。
	UART x6（4组支持客户自由配置）。
	CAN x12（12组支持客户使用）。

接口名称	功能描述
	SPMI x1。
	PMBUS x1。
Clock Input	38.4M系统主时钟输入、32KHz系统睡眠时钟输入、100MHz时钟输入、156.25MHz时钟输入。
Fan Control & PMU Control	FAN_PWM x4。
System Control	RSTIN_N、RST_OUT_N、启动方式控制、RC&EP选择。
	POWER_EN、过温告警、安全下电。
通用输入输出接口	GPIO x196（具体可用接口参考本指南对应部分，与驱动开发指南对应章节）。
Power	12V_VIN。

AI-P 加速模块芯片的框图如图2-1所示。

图 2-1 AI-P 加速模块芯片系统框图



3 原理图设计指南

- 3.1 概述
- 3.2 ADC Board Type配置
- 3.3 Strap功能设计说明
- 3.4 时钟设计说明
- 3.5 电源设计说明
- 3.6 复位设计说明
- 3.7 信号接口设计

3.1 概述

若用户需使用AI-P 加速模块设计自己的产品，请严格按照“AI-P 加速模块 硬件开发指南”进行设计。

3.2 ADC Board Type 配置

ADC Board Type用于区分不同单板的SerDes复用方式，采用HKADC[2:0]3个bit来表示，弹性配置文件可通过识别到的ADC Board Type，来配置SerDes的复用关系，注意此管脚位置在加速模块的PMU上，而非主芯片上。详细配置参见[3.7.2.2 SerDes配置方案](#)。

表 3-1 ADC Board Type 管脚描述

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
E35	HKADC_I N0	Input	1.8V	-	ADC Board Type配置管脚0。

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
E36	HKADC_IN1	Input	1.8V	-	ADC Board Type配置管脚1。
A55	HKADC_IN2	Input	1.8V	-	ADC Board Type配置管脚2。

表 3-2 ADC Board Type 配置类型

HKADC_IN[2:0]	说明
200-217, 220	用户可用
000-199, 218, 219, 221-999	保留不可使用
- HKADC_IN0有0~9共计10个取值，0~9均可用。 - HKADC_IN2有0~9共计10个取值，0~9均可用。 - HKADC_IN3有0~9共计10个取值，0~9均可用。	

HKADC_IN[2:0]详细取值定义如表3-3所示，可通过不同取值的上下拉电阻确定HKADC_IN[2:0]的取值。


表 3-3 HKADC_IN[2:0]分压电阻值推荐

采样取值	上拉电阻R1 (Kohm)	下拉电阻R2 (Kohm)
0	20	0
1		2
2		5.6
3		10
4		15
5		27
6		47
7		68
8		200
9		NC

示例

HKADC_IN[2:0]=214，对应HKADC_IN0上拉电阻为20Kohm，下拉电阻为15Kohm，HKADC_IN1上拉电阻为20Kohm，下拉电阻为2Kohm，HKADC_IN2上拉电阻为20Kohm，下拉电阻为5.6Kohm。

图 3-1 ADC_Board_Type 配置示例图



3.3 Strap 功能设计说明

3.3.1 Trap 管脚配置说明

AI-P 加速模块可通过如下Trap管脚配置自身的应用形态。

表 3-4 Trap 管脚说明

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BW23	BOOT_MD0	Input	1.8V	LVC MOS	上电Trap管脚，需上拉至1.8V电源。
BY23	BOOT_MD1	Input	1.8V	LVC MOS	上电Trap管脚，[BOOT_MD2,BOOT_MD1]指示启动镜像加载模式： 00: SPI Flash 10: PCIe 11: No use
BJ22	BOOT_MD2	Input	1.8V	LVC MOS	
BK22	PCIE_RC_EP_MD	Input	1.8V	LVC MOS	上电Trap管脚，RC/EP模式选择： 0: RC模式 1: EP模式

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BN17	TAISHAN_SPI_MD	Input	1.8V	LVC MOS	上电Trap管脚，需下拉至GND。
BT23	BOOT_CFG0	Input	1.8V	LVC MOS	上电Trap管脚，bootrom用于判断Flash工作频率，需下拉至GND，配置为50MHz。 0: 50MHz
BV23	BOOT_CFG1/ GPIO162	Input	1.8V	LVC MOS	上电Trap管脚，Flash软件用来区分1P或2P模式： 0: 1P模式 1: 2P模式
BT20	BOOT_CFG2	Input	1.8V	LVC MOS	上电Trap管脚，用于指示eMMC接口对接的器件类型，RC场景需下拉至GND，EP场景需上拉至1.8V电源。 0: eMMC板载颗粒 1: EP模式配置为高，不使用eMMC
BU20	BOOT_CFG3	Input	1.8V	LVC MOS	上电Trap管脚，BOOTROM使用，需上拉至1.8V电源。
BY24	TEST_MODE0	Input	1.8V	LVC MOS	[TEST_MODE1,TEST_MODE0]测试模式控制，默认板级使用2'b10，且预留板级上下拉。 10: 选中DJTAG
BR23	TEST_MODE1	Input	1.8V	LVC MOS	
BP19	GPIO260_DDR_SWAP_ID1	Input	1.8V	LVC MOS	[GPIO261,GPIO260]DDR类型选择，默认使用2'b01。 01: Double Side LP4X 10: 64bit LP5
BR19	GPIO261_DDR_SWAP_ID2	Input	1.8V	LVC MOS	
BP17	MDC_DC_MD	Input	1.8V	LVC MOS	上电Trap管脚，需下拉至GND。
BR17	POWER_ON_BIST_BYPASS	Input	1.8V	LVC MOS	上电trap管脚，需上拉至1.8V电源。
BU25	PROBSEL	Input	1.8V	LVC MOS	上电trap管脚，需下拉至GND。 0: no probe

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BU23	CHIP_ID0	Input	1.8V	LVC MOS	上电Trap管脚，CHIP_ID0（单片模式必须配置为0）： 0：CHIP0/主片 1：CHIP1/从片
BM38	GPIO26	Input	1.8V	LVC MOS	上电Trap管脚， [GPIO30,GPIO27,GPIO26]指示OS引导方式： 000：eMMC 001：PXE FTP 010：SATA 011：NVMe
BN38	GPIO27	Input	1.8V	LVC MOS	
BT38	GPIO30	Input	1.8V	LVC MOS	
BK39	VRD_STRAP0	Input	1.8V	LVC MOS	上电Trap管脚， [VRD_STRAP2,VRD_STRAP1,VRD_STRAP0]指示VRD类型： 000：厂家1 001：厂家2 说明 具体厂家信息获取请与PAE联系。
BK38	VRD_STRAP1	Input	1.8V	LVC MOS	
BL38	VRD_STRAP2	Input	1.8V	LVC MOS	

3.3.2 不同场景下 Strap Pin 配置说明

AI-P 加速模块可支持单P场景EP模式、单P场景RC模式、双P场景EP模式三种不同的应用场景，可根据Strap Pin的上下拉配置使AI-P 加速模块工作在需要的模式下。

表 3-5 不同场景下 Strap Pin 配置表

信号名称	用途/描述	单P场景EP模式配置信息	双P场景EP模式主片配置信息	双P场景EP模式从片配置信息	单P场景RC模式配置信息
BOOT_MD1	上电Trap管脚， [BOOT_MD2,BOOT_MD1] 指示启动镜像加载模式： 00：SPI Flash 01：UFS 10：PCIe 11：No use	10：PCIe	10：PCIe	10：PCIe	00：SPI Flash
BOOT_MD2					

信号名称	用途/描述	单P场景 EP模式 配置信息	双P场景 EP模式 主片配置 信息	双P场景 EP模式 从片配置 信息	单P场景 RC模式配 置信息
PCIE_ RC_EP _MD	上电Trap管脚，RC/EP模式 选择： 0：RC模式 1：EP模式	1：EP模 式	1：EP模 式	1：EP模 式	0：RC模 式
BOOT _CFG1 / GPIO1 62	上电Trap管脚，Flash软件 用来区分1P或2P场景： 0：1P场景 1：2P场景	0：1P场 景	1：2P场 景	1：2P场 景	0：1P场 景
BOOT _CFG2	上电Trap管脚，用于指示 eMMC接口对接的器件类 型： 0：eMMC板载颗粒 1：EP模式配置为高，不使 用eMMC	1：EP模 式配置为 高，不使 用eMMC	1：EP模 式配置为 高，不使 用eMMC	1：EP模 式配置为 高，不使 用eMMC	0：eMMC 板载颗粒
CHIP_I D0	上电Trap管脚，CHIPID0 (单片场景必须配置为 0)： 0：CHIP0/主片 1：CHIP1/从片	0： CHIP0/ 主片	0： CHIP0/ 主片	1： CHIP1/ 从片	0： CHIP0/主 片
GPIO2 6	上电Trap管脚， [GPIO30,GPIO27,GPIO26] 指示OS引导方式： 000：eMMC 001：PXE FTP 010：SATA 011：NVMe	001： PXE FTP	001： PXE FTP	001： PXE FTP	000： eMMC 010： SATA 011： NVMe
GPIO2 7					
GPIO3 0					
VRD_S TRAP0	上电Trap管脚， [VRD_STRAP2,VRD_STRAP1,VRD_STRAP0]指示VRD 类型： 000：厂家1 001：厂家2	000：厂 家1	000：厂 家1	000：厂 家1	000：厂 家1
VRD_S TRAP1		001：厂 家2	001：厂 家2	001：厂 家2	001：厂 家2
VRD_S TRAP2					

图 3-2 单 P 场景 EP 模式 Strap Pin 配置连接图（VRD 类型以厂家 1 为例）




图 3-3 双 P 场景 EP 模式 Strap Pin 配置连接图（VRD 类型以厂家 1 为例）





图 3-4 单 P 场景 RC 模式 Strap Pin 配置连接图（VRD 类型以厂家 1 为例，OS 启动方式以 eMMC 为例）



说明

所有Strap Pin管脚建议硬件同时预留上下拉，根据不同场景应用选择上件对应的上下拉电阻。


3.3.3 OS 启动引导方式选择

AI-P 加速模块支持多种OS启动引导方式，用户可通过配置GPIO[30,27,26]管脚的上下拉状态来选择OS启动的引导方式，EP场景下不需要配置。

表 3-6 OS 启动方式配置表

GPIO[30,27,26]	GPIO30	GPIO27	GPIO26	启动方式
000	0	0	0	eMMC
001	0	0	1	PXE FTP
010	0	1	0	SATA0
011	0	1	1	NVMe
100	1	0	0	RSVD
101	1	0	1	RSVD
110	1	1	0	RSVD
111	1	1	1	RSVD

图 3-5 RC 场景单 P 启动方式连接图（以 NVMe 启动为例）



3.4 时钟设计说明

3.4.1 硬件管脚描述

AI-P 加速模块共有6个时钟输入，管脚描述如表3-7和表3-8所示，其中系统主时钟 SYS_CLKIN和系统睡眠时钟SLEEP_CLKIN类型是LVCMOS，可以由PMU提供，其余时钟类型是CML，需要单独设计。

表 3-7 AI-P 加速模块时钟管脚描述（系统时钟）

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BJ24	SYS_CLKIN	Input	1.2V	LVCMO S	38.4MHz系统主时钟，来自 PMU。
BR24	SLEEP_CLKI N	Input	1.8V	LVCMO S	32KHz系统睡眠时钟，来自 PMU。

表 3-8 AI-P 加速模块时钟管脚描述（差分时钟）

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BH34	M1_REFCLK O_INP	Input	1.2V	CML	100MHz时钟差分信号P端，HCCS参考时钟。
BH33	M1_REFCLK O_INM	Input	1.2V	CML	100MHz时钟差分信号N端，HCCS参考时钟。

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
N30	M3_REFCLK_0_INP	Input	1.2V	CML	100MHz时钟差分信号P端，PCIe参考时钟。
P30	M3_REFCLK_0_INM	Input	1.2V	CML	100MHz时钟差分信号N端，PCIe参考时钟。
N32	M3_REFCLK_1_INP	Input	1.2V	CML	156.25MHz时钟差分信号P端，GE参考时钟。
P32	M3_REFCLK_1_INM	Input	1.2V	CML	156.25MHz时钟差分信号N端，GE参考时钟。
K43	M4_REFCLK_0_INP	Input	1.2V	CML	100MHz时钟差分信号P端，SATA参考时钟。
K42	M4_REFCLK_0_INM	Input	1.2V	CML	100MHz时钟差分信号N端，SATA参考时钟。

表 3-9 PMU 芯片时钟管脚描述

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
C19	SYS_CLK	Output	1.2V	LVC MOS	38.4MHz时钟输出。
P8	CLK32_SYS	Output	1.8V	LVC MOS	32KHz时钟输出。
B18	EUSB_CLK	Output	1.8V	LVC MOS	38.4MHz时钟输出。
E19	XIN	Input	1.25V	-	外接38.4MHz晶体。
F19	XOUT	Output	1.25V	-	外接38.4MHz晶体。

3.4.2 不同模式下时钟输入需求

AI-P 加速模块工作在不同模式下所需的时钟输入不同，设计时可以缺省或者预留，如表3-10所示。

表 3-10 AI-P 加速模块不同工作模式时钟需求

芯片工作模式	系统主时钟 (PMU)	系统睡眠时钟 (PMU)	HCCS参考时钟	PCIe参考时钟	SATA参考时钟	GE参考时钟
单P场景 RC模式	38.4MHz	32KHz	-	100MHz 差分时钟	100MHz 差分时钟	156.25MHz 差分时钟
单P场景 EP模式	38.4MHz	32KHz	-	100MHz 差分时钟	-	-
双P场景 EP模式	38.4MHz	32KHz	100MHz 差分时钟	100MHz 差分时钟	-	-

图 3-6 单 P 场景 RC 模式典型应用时钟拓扑图




图 3-7 单 P 场景 EP 模式典型应用时钟拓扑图





图 3-8 双 P 场景 EP 模式应用时钟拓扑图



说明

1. EP 应用场景下 AI 芯片的 PCIe 时钟，需要与 HOST 侧时钟同源。
2. 双 P 应用场景下主从芯片 HCCS 100M 时钟需要同源，即由一个时钟 buffer 输出时钟。
3. 双 P 应用场景下从 AI 加速芯片的系统时钟需要和主 AI 芯片同源，由主 PMU 芯片的 EUSB_CLK 提供。
4. HiLink1 参考时钟 0 是 100MHz 时钟，提供给 Hydra 用，不支持展频；
5. HiLink3 参考时钟 0 是 100MHz 时钟，提供给 PCIe 使用，支持展频；
6. HiLink3 参考时钟 1 是 156.25MHz 时钟，提供给以太网使用，不支持展频；
7. HiLink4 参考时钟 0 是 100MHz 时钟，提供给 PCIe 和 SATA 使用，不支持展频。

3.4.3 晶振选型及关键参数要求

表 3-11 38.4MHz 晶体选型关键参数要求（应使用内置 NTC 功能的晶体）

关键规格	规格要求
标称频率	38.4MHz
负载电容	7pF
频偏	±10ppm

3.4.4 差分时钟信号关键参数要求

表 3-12 100MHz 差分时钟信号关键参数要求

关键规格	规格要求
占空比	50%（±5%）
Trise（20%~80%）	<800ps
信号电平	800~1200mV
直流偏置电压	650mV~750mV
100MHz差分参考时钟频偏 ±1MHz（100MHz）	100MHz差分参考时钟频偏±1MHz（100MHz）
时钟Buffer时钟源100MHz晶振频偏	<50ppm

表 3-13 156.25MHz 差分时钟关键参数要求

关键规格	规格要求
占空比	50%（±5%）
Trise（20%~80%）	100~500ps
电压摆幅	300mV~700mV
156.25MHz晶振频偏	<50ppm
时钟抖动（Jitter）	0.035pSrms

3.4.5 原理图设计注意事项

- 对于LVCOMS单线时钟，输出端串入0Ω电阻，方便优化阻抗匹配。
- 对于CML差分时钟线，输入端串100Ω电阻。

- 对于CML差分时钟线，链路上串联AC耦合电容，电容值推荐100nF_0402，靠近输入端放置，建议采用NP0/X7R等温度稳定性好的电容。
- 时钟引脚不使用时下拉处理，避免干扰。

图 3-9 高速逻辑电平设计参考：LVDS-CML




图 3-10 高速逻辑电平设计参考：LVPECL-CML





图 3-11 高速逻辑电平设计参考：HCSL-CML



说明

- 差分参考时钟需选用AC耦合。
- 时钟Buffer输出电平类型支持LVPECL、HCSL、LVDS，设计时可根据所选电平类型搭建外部匹配电路。

3.5 电源设计说明

3.5.1 AI-P 加速模块芯片电源需求列表

表 3-14 电源需求列表

电源名称	功能描述	供电电压 (V)	瞬态最大功耗 (mW)
VDD_AI	AISUB电源	1.08GHz@0.85	194166.0
VDD_CPU02	CPU0/2电源	1.9GHz@0.79	27490.0
VDD_CPU13	CPU1/3电源	1.9GHz@0.79	27490.0
VDD_DVPP	DVPP, MEDIA, AODIO, IOSUB电源	0.79	13821.5
VDD_AO	AO电源	0.75	639.5
VDD_RING	RING, DHA, L3D电源	0.79	5945.3
VDD_PERI	PERI SUB电源	0.79	1168.3
VDD_HYDRA	HYDRA SUB电源	0.79	5681.0
VDD_HAC	HAC SUB电源	0.79	1090.8
AVDDHV_PLL_TS_AS ILB	TSensor 0..12 AVDD PLL 2/4/5/7..10 VDDHV 1.2V电源	1.2	6.0
AVDDHV_PLL_TS_AS ILD	TSensor 13..17 AVDD PLL 0/1/3/6 VDDHV 1.2V电源	1.2	1.2
AVDDLVLV_PLL_FFS_A SILB	ACG 0..9 VDD_FIX PLL 2/4/5/7..10 VDDPOST/VDDREF 0.75V电源	0.75	39.5
AVDDLVLV_PLL_FFS_A SILD	ACG 10..13 VDD_FIX PLL 0/1/3/6 VDDPOST/VDDREF 0.75V电源	0.75	7.9
DVDD18_IO_DVPP	MEDIA IO电源	1.8	90.0
DVDD18_IO_BOT	PERI/HAC/SAFETY 1.8V IO电源	1.8	180.0
AVDD12_UFS	UFS 1.2V电源	1.2	100.8

电源名称	功能描述	供电电压 (V)	瞬态最大功耗 (mW)
AVDD075_UFS	UFS 0.75V电源	0.75	43.5
DVDD12_SYSCLK	SYSCLK IO 1.2V电源	1.2	0.1
VDD075_DDR0	LPDDRC 电源0	0.75	4273.0
VDD075_DDR1	LPDDRC 电源1	0.75	4273.0
VDD06_DDR0	DDR IO 0.6V 电源0	0.62/0.52	1934.4/1372.8
VDD11_DDR0	DDR IO 1.1V 电源0	1.12/1.07	38.8/36.7
AVDD12_PLL_DDR0	DDR PLL 1.2V 电源0	1.2	85.2
VDD06_DDR1	DDR IO 0.6V 电源1	0.62/0.52	1934.4/1372.8
VDD11_DDR1	DDR IO 1.1V 电源1	1.12/1.07	38.8/36.7
AVDD12_PLL_DDR1	DDR PLL 1.2V 电源1	1.2	85.2
HVCC01	HILINK 0/1 HVCC电源	1.2	2882.0
HVCC_VCO01	HILINK 0/1 HVCC_VCO电源	1.2	
LVCC01	HILINK 0/1 LVCC电源	0.75	227.8
HVCC23	HILINK 2/3 HVCC电源	1.2	1984.1
LVCC2_4	HILINK 2/3/4 LVCC电源	0.75	110.3
HVCC_VCO2_4	HILINK 2/3/4 HVCC_VCO电源	1.2	18.0
HVCC4	HILINK 4 HVCC电源	1.2	1122.4
EFUSE_VQPS	EFUSE 0..2 VQPS 电源	1.8	246.5
VDD_AI_TEST	VDD_AI电源测试管脚	-	-
VSS_VDD_AI_TEST	VDD_AI电源测试管脚	-	-
VDD_AI_FB	VDD_AI电源远端反馈管脚	-	-
VSS_VDD_AI_FB	VDD_AI电源远端反馈管脚	-	-

电源名称	功能描述	供电电压 (V)	瞬态最大功耗 (mW)
VDD_CPU02_FB	VDD_CPU02电源远端反馈管脚	-	-
VSS_VDD_CPU02_FB	VDD_CPU02电源远端反馈管脚	-	-
VDD_CPU13_TEST	VDD_CPU13电源测试管脚	-	-
VSS_VDD_CPU13_TEST	VDD_CPU13电源测试管脚	-	-
VDD_CPU13_FB	VDD_CPU13电源远端反馈管脚	-	-
VSS_VDD_CPU13_FB	VDD_CPU13电源远端反馈管脚	-	-
VDD06_DDR0_TEST	VDD06_DDR0电源测试管脚	-	-
VSS_VDD06_DDR0_TEST	VDD06_DDR0电源测试管脚	-	-
VDD_DVPP_FB	VDD_DVPP电源远端反馈管脚	-	-
VSS_VDD_DVPP_FB	VDD_DVPP电源远端反馈管脚	-	-
VDD075_DDR0_FB	VDD075_DDR0电源远端反馈管脚	-	-
VSS_VDD075_DDR0_FB	VDD075_DDR0电源远端反馈管脚	-	-
VDD075_DDR1_FB	VDD075_DDR1电源远端反馈管脚	-	-
VSS_VDD075_DDR1_FB	VDD075_DDR1电源远端反馈管脚	-	-
HVCC23_FB	HVCC23电源远端反馈管脚	-	-
VSS_HVCC23_FB	HVCC23电源远端反馈管脚	-	-
HVCC01_FB	HVCC01电源远端反馈管脚	-	-
VSS_HVCC01_FB	HVCC01电源远端反馈管脚	-	-

电源名称	功能描述	供电电压 (V)	瞬态最大功耗 (mW)
VSS_VDD_ISP_FB	VDD_ISP电源远端反馈管脚	-	-

说明

上表中的“瞬态最大功耗”仅为数据参考，具体硬件电路设计时，请参考“PI设计约束”与下表中的约束。

表 3-15 单板电源关键约束

电源名称	芯片推荐电压	配置要求	供电电源DC精度要求	电源测试需求
VDD_AI	0.85V	8个AIC Loadline: 开 电源固件配置 电压: 0.85V RLL: 0.352mohm	±1%	VRTT测试: 电流变化范围: 40A~167A 斜率: 750A/us 上冲: 110mV 下冲: 70mV 频率范围: 300Hz~1MHz, (步频 10KHz), 开关频率附近至少 每个频点拉载2秒
				低频跌落: 55mV, 上冲: 95mV (示波器) 高频跌落: 80mV; 上冲: 55mV (示波器)
VDD_CPU02	0.79V	Loadline: 不开	±1%	VRTT测试: 电流变化范围: 8A~33A 斜率: 100A/us 上冲: 45mV 下冲: 35mV 频率范围: 300Hz~1MHz, (步频 10KHz), 开关频率附近至少 每个频点拉载2秒

电源名称	芯片推荐电压	配置要求	供电电源DC精度要求	电源测试需求
				低频跌落： 25mV，上冲： 30mV（示波器） 高频跌落： 70mV；上冲： 60mV（示波器）
VDD_CPU13	0.79V	Loadline：不开	±1%	VRTT测试： 电流变化范围： 8A~33A 斜率：100A/us 上冲：45mV 下冲：35mV 频率范围： 300Hz~1MHz， （步频 10KHz）， 开关频率附近至少 每个频点拉载2秒 低频跌落： 25mV，上冲： 30mV（示波器） 高频跌落： 70mV；上冲： 60mV（示波器）
VDD075_DDR0	0.75V	Loadline：不开	±2%	VRTT测试： 电流变化范围： 2.4A~5.697A 斜率：5A/us 上冲：30mV 下冲：30mV 频率范围： 300Hz~1MHz， （步频 10KHz）， 开关频率附近至少 每个频点拉载2秒 20MHz噪声 SPEC：45mVpp 同时满足数字眼图 测试标准

电源名称	芯片推荐电压	配置要求	供电电源DC精度要求	电源测试需求
VDD075_DDR1	0.75V	Loadline: 不开	±2%	VRTT测试: 电流变化范围: 2.4A~5.697A 斜率: 5A/us 上冲: 30mV 下冲: 30mV 频率范围: 300Hz~1MHz, (步频 10KHz), 开关频率附近至少 每个频点拉载2秒 20MHz噪声 SPEC: 45mVpp 同时满足数字眼图 测试标准
VDD06_DDR0	0.62/0.52V	Loadline: 不开	±2%	20MHz噪声 SPEC: 60mVpp 同时满足数字眼图 测试标准
VDD06_DDR1	0.62V/ 0.52V	Loadline: 不开	±2%	20MHz噪声 SPEC: 60mVpp 同时满足数字眼图 测试标准
VDD11_DDR0	1.12V/ 1.07V	Loadline: 不开	±2%	20MHz噪声 SPEC: 40mVpp 同时满足数字眼图 测试标准
VDD11_DDR1	1.12V/ 1.07V	Loadline: 不开	±2%	20MHz噪声 SPEC: 40mVpp 同时满足数字眼图 测试标准
AVDD12_DDR_PLL0	1.2V	NA	±2%	20MHz噪声 SPEC: 24mVpp 同时满足数字眼图 测试标准
AVDD12_DDR_PLL1	1.2V	NA	±2%	20MHz噪声 SPEC: 24mVpp 同时满足数字眼图 测试标准

电源名称	芯片推荐电压	配置要求	供电电源DC精度要求	电源测试需求
VDD_DVPP	0.79V	Loadline: 不开	±2%	最大电流: 26A 20MHz噪声 SPEC: 45mVpp
VDD_AO	0.75V	Loadline: 不开	±2%	20MHz噪声 SPEC: 45mVpp
VDD_SAFE	0.79V	Loadline: 不开	±2%	20MHz噪声 SPEC: 45mVpp
VDD_RING	0.79V	Loadline: 不开	±2%	20MHz噪声 SPEC: 45mVpp
VDD_PERI	0.79V	Loadline: 不开	±2%	20MHz噪声 SPEC: 45mVpp
VDD_HYDRA	0.79V	Loadline: 不开	±2%	20MHz噪声 SPEC: 45mVpp
VDD_HAC	0.79V	Loadline: 不开	±2%	20MHz噪声 SPEC: 45mVpp
AVDDHV_PLL_TS_ASILB	1.2V	NA	±2%	20MHz噪声 SPEC: 24mVpp
AVDDHV_PLL_TS_ASILD	1.2V	NA	±2%	20MHz噪声 SPEC: 24mVpp
AVDDLVLV_PLL_FFS_ASILB	0.75V	NA	±2%	20MHz噪声 SPEC: 15mVpp
AVDDLVLV_PLL_FFS_ASILD	0.75V	NA	±2%	20MHz噪声 SPEC: 15mVpp
DVDD18_IO_DVPP	1.8V	NA	±2%	20MHz噪声 SPEC: 72mVpp
DVDD18_IO_OT	1.8V	NA	±2%	20MHz噪声 SPEC: 72mVpp
AVDD12_UFS	1.2V	NA	±2%	20MHz噪声 SPEC: 24mVpp
AVDD075_UFS	0.75V	NA	±2%	20MHz噪声 SPEC: 15mVpp
DVDD12_SYS_CLK	1.2V	NA	±2%	20MHz噪声 SPEC: 72mVpp

电源名称	芯片推荐电压	配置要求	供电电源DC精度要求	电源测试需求
HVCC01	1.2V	Loadline: 不开	±2%	VRTT测试: 电流变化范围: 0.8A~2.411A 斜率: 5A/us 上冲: 8mV 下冲: 8mV 频率范围: 300Hz~1MHz, (步频 10KHz), 开关频率附近至少 每个频点拉载2秒
HVCC_VCO01				20MHz噪声 SPEC: 24mVpp
LVCC01	0.75V	NA	±2%	20MHz噪声 SPEC: 7.5mVpp
HVCC23	1.2V	Loadline: 不开	±2%	VRTT测试: 电流变化范围: 1A~3.569A 斜率: 5A/us 上冲: 8mV 下冲: 8mV 频率范围: 300Hz~1MHz, (步频 10KHz), 开关频率附近至少 每个频点拉载2秒
HVCC_VCO2_4				
HVCC4				20MHz噪声 SPEC: 24mVpp
LVCC2_4	0.75V	NA	±2%	20MHz噪声 SPEC: 7.5mVpp
EFUSE_VQPS	1.8V	NA	±2%	NA

说明

- 有VRTT测试需求的电源，必须同时满足VRTT测试指标需求和测试用例需求。
- 有高频噪声指标的电源，可在远端反馈电阻的焊盘处测试，需保证测试点和测试线未被干扰，并且满足高频噪声需求。

3.5.2 芯片电源供电框图

AI-P 加速模块电源供电框图如下：

图 3-12 单 P 电源供电框图






图 3-13 双 P 电源供电框图

 **说明**

- VR电源电路严格遵循参考设计。
- PMU电源电路严格遵循参考设计。
- 不使用的电源需要接地。

图 3-14 AI-P 加速模块上下电时序图



IP上下电顺序:

- UFS:
 - 上电: AVDD075_UFS-> AVDD12_UFS
- CDPHY:
 - 上电: AVDD075_CSI->AVDD12_CSI; AVDD075_DSI->AVDD12_DSI
- LPDDR:
 - 上电: VDD075_DDR->VDD11_DDR->VDD06_DDR->AVDD12_DDRPLL依次上电
 - 下电: AVDD12_DDRPLL->VDD06_DDR->VDD11_DDR->VDD075_DDR依次下电
- HILINK:
 - 上电: LVCC01/VDD_HYDRA->HVCC_01/ HVCC_VCO01; VDD_DVPP/ LVCC2_4-> HVCC23/ HVCC_VCO2_4/ HVCC4
- EFUSE:
 - 上电: VDD_AO-> EFUSE_VQPS
 - 下电: EFUSE_VQPS ->VDD_AO

数字电源上电顺序需求:

- VDD_AO电源域优先于其他电源最先上电
- VDD_RING不晚于VDD_HAC/VDD_PERI/VDD_HYDRA/VDD_SAFE/VDD075_DDR电源域上电
- VDD_AI电源域不早于VDD_RING电源域上电
- VDD_CPU02/VDD_CPU13电源域不早于VDD_RING电源域上电
- VDD_DVPP电源域不早于VDD_AI电源域上电
- VDD_ISP电源域不早于VDD_AI电源域上电

说明


如果无烧写Efuse需求，应将EFUSE_VQPS下拉到地，如果使用Efuse烧写功能则需按以下方式对Efuse电源供电，EFUSE_VQPS除此烧写Efuse功能外，无其他用途：

- 只有在单板软件/装备软件进行Efuse的烧写时该单板才能对Efuse1.8V电源管脚供电，在单板软件/装备软件对Efuse的烧写完成后对该组电源管脚立即下电。
- 在单板软件/装备软件不进行Efuse的烧写时，单板对该Efuse1.8V电源不供电，包含但不限于单板上电/下电/复位等环节。

3.5.3 AI-P 加速模块上电控制

AI-P 加速模块可通过控制PMU芯片的使能信号，完成系统上电。AI-P 加速模块的12V电源输入后经过PSIP转换为V_SYS_3V8电源，用于给PMU芯片供电。在12V上电后由PMU_PW_EN信号使能PMU电源输出，低电平有效。

图 3-15 AI-P 加速模块上电使能控制图



说明

PMU芯片的使能管脚NFC_PWR_EN可通过按键、MCU、CPLD等方式触发，芯片内部无上下拉电阻，外部拉高此管脚超过5ms后走上电流程。

3.5.4 AI-P 加速模块过温下电控制

AI-P 加速模块支持芯片核温检测，此温度检测功能不依赖任何外部芯片组件，为芯片内部功能。当检测到芯片核温达到过温阈值（已设定105℃门限）后，芯片将触发AI-P加速模块输出过温告警信号（UHT_ALARM），此信号通过外围链路控制AI-P加速模块自身下电。

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BP22	UHT_ALARM	Output	1.8V	LVCMO S	过温告警输出，高有效。

[illegible]

1. AI-P加速模块EP模式与RC模式过温下电部分硬件设计一致。
2. 过温信号生效后, 会将上图PSIP的EN信号拉低。

EDP (Electronic Design Power) 为电气设计功耗, EDP分为Hardware EDP Control 阶段和Software EDP Control阶段, 使用软硬件结合的方式实现自适应变频, 可将单板功耗限制在预设范围内。在满足模组TDP (通常认为是长期可持续工作功耗) 及可靠性的前提下, 在短时间能提供更大功率用于提升模组运算能力, 最大化发挥模组性能。

EDP功能为模块自身的功率控制功能，在检测到功率超出设定门限后，通过主动降频的策略降低单板功耗。

硬件EDP控制由功率芯片监测12V电源电流大小，当电流超过门限值，功率检测芯片响应此事件，功率芯片将拉低AI加速模块EDP控制管脚以发送降频信号。在EDP管脚收到EDP降频信号之后，AI加速模块频率降低当前频率的25%。当EDP信号消失后，频率随即恢复之前的频率。频率上升/下降速度为ns级，轮询检测速度为ns级。

31

置，EDP电流 $I_{EDP}=EDP/V_{IN}$ 。用 $I_{EDP}=\sqrt{(I^2t/T)}$ （ $T=50ms$ ，软件EDP响应周期50ms，需确保保险管在50ms内不会熔断）计算出保险管的最小公称熔断热参数 I^2t ，最后依据降额后的最小额定工作电流和最小公称熔断热参数，选择合适的保险管型号。

计算示例：单板的TDP工作电流 $I_{TDP}=5.5A$ ，则 $I_{EDP}=11A$ ，按照保险管公称熔断热 $I^2t=(I_{EDP})^2*t=11*11*0.05=6.05A^2S$ ，若按照建议降额计算，保险管热熔断参数需 $\geq 7.8A^2S$ ，额定工作电流 $\geq 7.4A$ 。

说明

1. 功率检测芯片的设计需严格按照“信号接口设计”章节的“I2C接口”进行设计。
2. 保险管最小额定工作电流建议按照75%降额，最小公称熔断热参数建议按照78%降额。

3.5.5.2 EDP 软件控制过程说明

硬件控制50ms的EDP规格，达到软件响应周期50ms以后，由软件进行控制。控制的目标是满足1s timescale的规格，也就是EDP Continuous规格。此规格是需要满足器件的长期使用规格。

软件处理流程主要是指为应对电流功耗风险，主动降低AI加速模块功耗，达到稳定电流的目的，主要手段是降低AICORE的运行频率。根据对各模拟场景的测试结果，对控制策略参数进行优化，当前主要策略包含：

- 软件通过检测AI-P 加速模块的GPIO56管脚电平实现降频控制，AI加速模块检测到低电平降频，高电平升频。采用滑窗方式统计，统计周期为5ms，分别计算过去10次和200次的平均值，实现50ms和1s的软件门限控制，AI加速模块轮询周期为10ms。实际频率为对应档位频率的二分频，2160就是1.08G：
- AI加速模块支持DVFS，当芯片在空载时，为了节能，会将主频控制到960M，当有业务时会提高主频到最大频率1080M，同时，不同主频下工作电压不同，对应关系如下表所示：

档位	参数	主频（GHz）	电压	频率差
1	2160	1.08	0.85	0.02
2	2100	1.05	0.85	0.03
3	2000	1	0.85	0.05
4	1920	0.96	0.75	0.04
5	1900	0.95	0.75	0.01
6	1800	0.9	0.75	0.05
7	1700	0.85	0.75	0.05
8	1600	0.8	0.75	0.05
9	1500	0.75	0.75	0.05
10	1400	0.7	0.75	0.05
11	1300	0.65	0.75	0.05
12	1200	0.6	0.75	0.05


档位	参数	主频（GHz）	电压	频率差
13	1100	0.55	0.75	0.05
14	1000	0.5	0.75	0.05

硬件EDP持续时长最大50ms，50ms后如未调整到1s EDP规格门限，则启动软件EDP。软件EDP调整时长同样为50ms，在50ms时长内，将整板功耗调整到1s EDP规格门限。

3.5.5.3 EDP 硬件参考设计

设置单板EDP门限（加速模块已有默认门限值）后，通过功耗检测模块可实时检测DC12V输入电源的电流值，当电流值超过设置的EDP门限后功率检测芯片发出Alert信号，触发硬件EDP控制。

图 3-17 EDP 硬件设计参考框图



AI-P 加速模块获取到的功率值为功率检测芯片根据采样电阻两端电压差计算所得，功率检测芯片检测的准确性在EDP方案中至关重要。如果功率检测芯片所检测到的功率值与单板实际功率不一致，将导致EDP误触发。

为保证功率检测芯片检测的准确性，建议功率检测电路模块的PCB设计按照如下约束实现：

1. 功率采样信号IN+和IN-需从采样电阻内侧打孔走线，采样点选取在采样电阻中间，如图3-18所示。
2. 采样电阻尽可能靠近功率检测芯片采样信号管脚放置。
3. 使用开尔文连接将功率采样信号IN+和IN-连接到采样电阻，按照伪差分信号进行PCB走线设计。
4. 功率采样信号IN+和IN-走线需远离电源平面及其过孔、功率GND过孔、SW/Phase过孔、高速信号、磁性器件等干扰源30mil以上。
5. 功率采样信号IN+和IN-需内层走线，且保证相邻上下层有完整的参考地平面。
6. 从采样点到功率检测芯片输入端之间，功率采样信号IN+和IN-禁止与走线路径上的同名网络发生任何连接。

图 3-18 功率检测采样点示意图



3.6 复位设计说明

3.6.1 硬件管脚描述

AI-P 加速模块共有5个复位相关引脚，其中RSTIN_N和RST_OUT_N与PMU复位引脚连接，通过PMU复位实现对AI-P 加速模块复位。

表1 AI-P 加速模块复位信号清单

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BU24	RSTIN_N	Input	1.8 V	LV CM OS	来自PMU的系统复位输入，低电平有效。
BW24	RST_OUT_N	Output	1.8 V	LV CM OS	输出给PMU的复位信号。当发生M2_PERST_N复位或者软件复位时，AI-P 加速模块内部不立即进入复位，而是通过拉低此信号让PMU进入复位，进而由PMU拉低RSTIN_N，使AI-P 加速模块完成全局复位。
BV24	POR_N	Input	1.8 V	LV CM OS	复位输入引脚，推荐使用通过PMU拉低RSTIN_N进入复位状态的方案，默认板级上拉到DVDD_1V8。
BT24	RST_DEV_OUT_N	Output	1.8 V	LV CM OS	复位输出引脚。当发生M2_PERST_N复位或者软件复位时，可以触发该管脚输出复位信号，此信号用于两片互联时，主片输出给从片的复位互联信号，默认为高电平。

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BL22	M2_PERST_N	Input	1.8 V	LVCMOS	复位输入引脚，EP模式为来自PCIe HOST的系统复位输入，低有效；RC模式为外部的系统复位输入，低有效。

表2 PMU芯片复位信号清单

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
P5	HRESET_N	Input	1.8 V	-	热复位信号，用于芯片在开启状态下复位内部控制寄存器，IO带上拉，低电平有效。
K6	SYS_RST_N	Output	1.8 V	-	输出给SoC复位信号，开机过程中保持一段时间低电平后拉高，拉高后电平为 1.8V，低电平有效。

3.6.2 复位信号设计拓扑结构

图 3-19 单 P 场景复位信号设计拓扑图





图 3-20 双 P 场景复位信号设计拓扑图



3.6.3 复位信号流程

图 3-21 单 P 场景下外部复位信号流程





图 3-22 双 P 场景外部复位流程



说明

RST_OUT_N 和 RST_DEV_OUT_N 需要固件初始化配置，未烧录固件的单板无法正常复位。

3.7 信号接口设计

3.7.1 DDR 接口

AI-P 加速模块提供标准 DDR 接口，支持 X16 的 LPDDR4x，LPDDR5 颗粒，LPDDR4x 最大支持 24 个独立通道，LPDDR5 最大支持 12 个独立通道，兼容单 Rank 和双 Rank 器件，可以根据实际需求选择多种配置。

3.7.1.1 接口特点

- 支持LPDDR4x, LPDDR5颗粒。
- LPDDR4x接口数据速率最大4266Mbps, 支持IDLE档位902.4Mbps。
- LPDDR5接口数据速率最大4266Mbps, 支持IDLE档位902.4Mbps
- 最大支持24个独立LPDDR4x/LPDDR5通道, 双Rank器件。
- LPDDR4x器件支持规格如下:
单颗200ball 32bit LPDDR4x颗粒, 容量有: 2GB/4GB。
- LPDDR5器件支持规格如下:
单颗441/496ball 64bit LPDDR5颗粒, 容量有: 12GB/8GB/4GB
- LPDDR最大支持384bit (24通道) 的通道组合, 同时向下支持256bit/128bit的场景
- LPDDR5支持64bit的场景。
- 支持带内ECC功能。
- 支持根据颗粒温度信息, 动态调节颗粒的刷新率。
- 支持DDRC掉电, 颗粒数据保持功能。
- 支持EXMBIST扫描颗粒功能。
- 支持DDR自动PD、自动SREF、自动SRPD。

3.7.1.2 硬件接口信号描述

表 3-17 DDR 信号接口表

信号名称	信号方向	电平类型	协议	描述
DDR[00~23]_ADDR_0	Output	LVSTL	LPDDR4x/ LPDDR5	通道命令/地址线0
DDR[00~23]_ADDR_1	Output	LVSTL	LPDDR4x/ LPDDR5	通道命令/地址线1
DDR[00~23]_ADDR_2	Output	LVSTL	LPDDR4x/ LPDDR5	通道命令/地址线2
DDR[00~23]_ADDR_3	Output	LVSTL	LPDDR4x/ LPDDR5	通道命令/地址线3
DDR[00~23]_ADDR_4	Output	LVSTL	LPDDR4x/ LPDDR5	通道命令/地址线4
DDR[00~23]_ADDR_5	Output	LVSTL	LPDDR4x/ LPDDR5	通道命令/地址线5
DDR[00~23]_CK	Output	LVSTL	LPDDR4x/ LPDDR5	通道命令差分时钟 (正)
DDR[00~23]_CKB	Output	LVSTL	LPDDR4x/ LPDDR5	通道命令差分时钟 (负)

信号名称	信号方向	电平类型	协议	描述
DDR[00~23]_CKE_0	Output	HS_LLVC MOS	LPDDR4x/ LPDDR5	通道时钟使能 (RANK0)
DDR[00~23]_CKE_1	Output	HS_LLVC MOS	LPDDR4x/ LPDDR5	通道时钟使能 (RANK1)
DDR[00~23]_CS_0	Output	LVSTL	LPDDR4x/ LPDDR5	通道片选 (RANK0)
DDR[00~23]_CS_1	Output	LVSTL	LPDDR4x/ LPDDR5	通道片选 (RANK1)
DDR[00~23]_DM_0	Bidirection	LVSTL	LPDDR4x/ LPDDR5	通道Byte0 Data Mask
DDR[00~23]_DM_1	Bidirection	LVSTL	LPDDR4x/ LPDDR5	通道Byte1 Data Mask
DDR[00~23]_DQS_0	Bidirection	LVSTL	LPDDR4x/ LPDDR5	通道差分Data Strobe0(正)
DDR[00~23]_DQS_1	Bidirection	LVSTL	LPDDR4x/ LPDDR5	通道差分Data Strobe1(正)
DDR[00~23]_DQSB_0	Bidirection	LVSTL	LPDDR4x/ LPDDR5	通道差分Data Strobe0(负)
DDR[00~23]_DQSB_1	Bidirection	LVSTL	LPDDR4x/ LPDDR5	通道差分Data Strobe1(负)
DDR[00~23]_DQ_0	Bidirection	LVSTL	LPDDR4x/ LPDDR5	通道数据位0
DDR[00~23]_DQ_1	Bidirection	LVSTL	LPDDR4x/ LPDDR5	通道数据位1
DDR[00~23]_DQ_2	Bidirection	LVSTL	LPDDR4x/ LPDDR5	通道数据位2
DDR[00~23]_DQ_3	Bidirection	LVSTL	LPDDR4x/ LPDDR5	通道数据位3
DDR[00~23]_DQ_4	Bidirection	LVSTL	LPDDR4x/ LPDDR5	通道数据位4
DDR[00~23]_DQ_5	Bidirection	LVSTL	LPDDR4x/ LPDDR5	通道数据位5
DDR[00~23]_DQ_6	Bidirection	LVSTL	LPDDR4x/ LPDDR5	通道数据位6
DDR[00~23]_DQ_7	Bidirection	LVSTL	LPDDR4x/ LPDDR5	通道数据位7
DDR[00~23]_DQ_8	Bidirection	LVSTL	LPDDR4x/ LPDDR5	通道数据位8


信号名称	信号方向	电平类型	协议	描述
DDR[00~23]_DQ_9	Bidirection	LVSTL	LPDDR4x/ LPDDR5	通道数据位9
DDR[00~23]_DQ_10	Bidirection	LVSTL	LPDDR4x/ LPDDR5	通道数据位10
DDR[00~23]_DQ_11	Bidirection	LVSTL	LPDDR4x/ LPDDR5	通道数据位11
DDR[00~23]_DQ_12	Bidirection	LVSTL	LPDDR4x/ LPDDR5	通道数据位12
DDR[00~23]_DQ_13	Bidirection	LVSTL	LPDDR4x/ LPDDR5	通道数据位13
DDR[00~23]_DQ_14	Bidirection	LVSTL	LPDDR4x/ LPDDR5	通道数据位14
DDR[00~23]_DQ_15	Bidirection	LVSTL	LPDDR4x/ LPDDR5	通道数据位15
DDR[00/04/08/12/16/20]_ZCOMP	Bidirection	Analog	LPDDR4x/ LPDDR5	通道ZQ管脚(SOC侧)，每4个通道共用一个ZQ
DDR[01/05/09/13/17/21]_RESETN	Output	HS_LLVC MOS	LPDDR4x/ LPDDR5	通道复位管脚，每4个通道共用一个RESETN

3.7.1.3 硬件电路设计指导

AI-P 加速模块最大支持24个DDRC通道，且每个通道都有独立的CS/CKE/CA/DQ/DQS/DM管脚，与DDR颗粒是一一对应的。

DDR4X的通道链接方式如下，通道0和通道2连接一个颗粒，通道1和通道3连接另一个颗粒，通道4-7，8-11，12-15，16-19，20-23可参考通道0-3的连接方式。


图 3-23 DDRC 2 通道对接四颗 LPDDR4x x32 颗粒示意图



⚠ 注意

DDR的通道对接方式需严格依照参考原理图进行设计，此处DDR4与加速模块的硬件链接方式与SoC硬件指南描述存在差异，且无法通过软件进行修改。

图 3-24 DDRC 4 通道对接六颗 LPDDR5 x64 颗粒示意图（示意图标注一颗，其余可参考）



3.7.1.4 接口不使用处理方式

由于软件流程需要，ZQ管脚需要接240Ω精度±1%的电阻上拉至VDDQ电源，其他不使用的管脚，可以悬空处理。

当前单个AI-P加速模块最多可以配置12pcs LPDDR4X颗粒或6pcs LPDDR5颗粒。在开发阶段希望减少DDR颗粒以达到减小单板面积目的时，需依照以下配置进行颗粒缩减：

表 3-18

颗粒类型	颗粒使用数量	使用通道
LPDDR4X	4	通道0,1,2,3/通道12,13,14,15
	8	通道0,1,2,3,8,9,10,11/通道12,13,14,15,20,21,22,23
	12	所有通道
LPDDR5	2	通道0,1,2,3/通道12,13,14,15
	4	通道0,1,2,3,8,9,10,11/通道12,13,14,15,20,21,22,23

颗粒类型	颗粒使用数量	使用通道
	6	所有通道

3.7.2 SerDes 接口

AI-P 加速模块提供5个Hilink，称为M0到M4，共24条Lane，可以根据不同产品的应用场景，实现xGE，PCIe、SATA和HCCS的灵活组网。

- M0：共4lane，支持复用成HCCS
- M1：共4lane，支持复用成HCCS
- M2：共8lane，支持复用成PCIe
- M3：共4lane，支持复用成PCIe和xGE
- M4：共4lane，支持复用成PCIe、xGE和SATA

3.7.2.1 SerDes 支持标准

- PCIe 4.0r1.0，向下兼容PCIe3.0(8Gbps)、PCIe2.0(5Gbps)和PCIe1.0(2.5Gbps)
- 1000BASE-SX/LX/KX(1.25Gbps)
- XFI(10.3125Gbps)
- SATA 3.0(6Gbps)，向下兼容SATA 2.0(3Gbps)和SATA 1.0(1.5Gbps)
- HCCS(最高 24Gbps)
- PCIe支持降lane应用，如PCIe x4降lane到PCIe x2/x1

3.7.2.2 SerDes 配置方案

AI-P 加速模块的SerDes接口支持复用成多种配置方式，M0和M1（HCCS）只有在EP（双P）模式下会被使用，M2、M3和M4在RC、EP（单P）和EP（双P）模式下有不同的使用要求。SerDes的配置方式和Board Type有直接关系，Board Type的配置方式详见[3.2 ADC Board Type配置](#)

3.7.2.2.1 RC 模式配置方式

在RC模式下Board Type可以配成202到217，每种Board Type对应一种SerDes配置方式，详情如[图3-25](#)所示。

图 3-25 RC 模式下 SerDes 配置方案

Board Type	M0	M1	M2(Pcie)								M3(Pcie/xGE)				M4(Pcie/xGE/SATA)			
	Lane0-4	Lane0-4	LANE 0	LANE 1	LANE 2	LANE 3	LANE 4	LANE 5	LANE 6	LANE 7	LANE0	LANE1	LANE2	LANE3	LANE0	LANE1	LANE2	LANE3
202	/	/	PCIe X8								PCIe X8							
203	/	/	PCIe X4				PCIe X4				PCIe X8							
204	/	/	PCIe X4				PCIe X2		PCIe X2		PCIe X8							
205	/	/	PCIe X2		PCIe X2		PCIe X4		PCIe X8									
206	/	/	PCIe X2		PCIe X2		PCIe X2		PCIe X2		PCIe X8							
207	/	/	PCIe X8								xGE0	xGE1	xGE2	xGE3	xGE4	xGE5	xGE6	xGE7
208	/	/	PCIe X4				PCIe X4				xGE0	xGE1	xGE2	xGE3	xGE4	xGE5	xGE6	xGE7
209	/	/	PCIe X4				PCIe X2		PCIe X2		xGE0	xGE1	xGE2	xGE3	xGE4	xGE5	xGE6	xGE7
210	/	/	PCIe X2		PCIe X2		PCIe X4		PCIe X8									
211	/	/	PCIe X2		PCIe X2		PCIe X2		PCIe X2		xGE0	xGE1	xGE2	xGE3	xGE4	xGE5	xGE6	xGE7
212	/	/	PCIe X8								xGE0	xGE1	xGE2	xGE3	SATA0	SATA1	SATA2	SATA3
213	/	/	PCIe X4				PCIe X4				xGE0	xGE1	xGE2	xGE3	SATA0	SATA1	SATA2	SATA3
214	/	/	PCIe X4				PCIe X2		PCIe X2		xGE0	xGE1	xGE2	xGE3	SATA0	SATA1	SATA2	SATA3
215	/	/	PCIe X2		PCIe X2		PCIe X4		PCIe X2		xGE0	xGE1	xGE2	xGE3	SATA0	SATA1	SATA2	SATA3
216	/	/	PCIe X2		PCIe X2		PCIe X2		PCIe X2		xGE0	xGE1	xGE2	xGE3	SATA0	SATA1	SATA2	SATA3
217	/	/	PCIe X16								xGE0	xGE1	xGE2	xGE3	SATA0	SATA1	SATA2	SATA3

1. RC模式下M0和M1（HCCS）不支持使用，M2、M3和M4的配置方式由Board Type确定。
2. 表中的PCIe接口均支持降Lane使用，例如PCIe X16支持降lane到PCIe X8/X4X2/X1，PCIe X2支持降lane到PCIe X1。
3. 只有M3的Lane0支持PXE制卡功能，若要使用PXE制卡必须将M3的Lane0外接已经适配的PHY芯片，并对外出千兆网口，且PHY芯片的PHY ADD需配置为001。

3.7.2.2.2 EP（单P）模式配置方式

在EP（单P）模式下Board Type可以配置为200和201，此模式下M0和M1（HCCS）不支持使用，M2+M3+M4支持配置成PCIe X16（支持降Lane到PCIe X8/X4X2/X1）。

图 3-26 EP（单P）模式下 SerDes 配置方案

Board	M0	M1	M2(PCIe)								M3(PCIe/xGE)				M4(PCIe/xGE/SATA)			
Type	Lane0-4	Lane0-4	LANE 0	LANE 1	LANE 2	LANE 3	LANE 4	LANE 5	LANE 6	LANE 7	LANE0	LANE1	LANE2	LANE3	LANE0	LANE1	LANE2	LANE3
200			PCIe X16															
201																		

3.7.2.2.3 EP（双P）模式配置方式

在EP（双P）模式下Board Type可以配置为220，此模式下M0和M1复用成HCCS接口，M2+M3+M4支持配置成PCIe X16（支持降Lane到PCIe X8/X4X2/X1）。

图 3-27 EP（双P）模式下 SerDes 配置方案

Board	M0	M1	M2(PCIe)								M3(PCIe/xGE)				M4(PCIe/xGE/SATA)			
Type	Lane0-4	Lane0-4	LANE 0	LANE 1	LANE 2	LANE 3	LANE 4	LANE 5	LANE 6	LANE 7	LANE0	LANE1	LANE2	LANE3	LANE0	LANE1	LANE2	LANE3
220	HCCS X8		PCIe X16															

说明

HCCS只支持X8模式不支持降Lane。
暂不支持RC（双P）模式。

3.7.2.3 硬件接口信号描述

表 3-19 HiLink0 接口管脚描述

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BW26	M0_L0_TXOP	Output	1.2V	CML	HiLink0 Lane0发送差分信号P端
BY26	M0_L0_TXOM	Output	1.2V	CML	HiLink0 Lane0发送差分信号N端
BN26	M0_L0_RXIP	Input	1.2V	CML	HiLink0 Lane0接收差分信号P端
BP26	M0_L0_RXIM	Input	1.2V	CML	HiLink0 Lane0接收差分信号N端
BT27	M0_L1_TXOP	Output	1.2V	CML	HiLink0 Lane1发送差分信号P端
BU27	M0_L1_TXOM	Output	1.2V	CML	HiLink0 Lane1发送差分信号N端
BK27	M0_L1_RXIP	Input	1.2V	CML	HiLink0 Lane1接收差分信号P端
BL27	M0_L1_RXIM	Input	1.2V	CML	HiLink0 Lane1接收差分信号N端

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BW28	M0_L2_TXOP	Output	1.2V	CML	HiLink0 Lane2发送差分信号P端
BY28	M0_L2_TXOM	Output	1.2V	CML	HiLink0 Lane2发送差分信号N端
BN28	M0_L2_RXIP	Input	1.2V	CML	HiLink0 Lane2接收差分信号P端
BP28	M0_L2_RXIM	Input	1.2V	CML	HiLink0 Lane2接收差分信号N端
BT29	M0_L3_TXOP	Output	1.2V	CML	HiLink0 Lane3发送差分信号P端
BU29	M0_L3_TXOM	Output	1.2V	CML	HiLink0 Lane3发送差分信号N端
BK29	M0_L3_RXIP	Input	1.2V	CML	HiLink0 Lane3接收差分信号P端
BL29	M0_L3_RXIM	Input	1.2V	CML	HiLink0 Lane3接收差分信号N端

表 3-20 HiLink1 接口管脚描述

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BW30	M1_L0_TXOP	Output	1.2V	CML	HiLink1 Lane0发送差分信号P端
BY30	M1_L0_TXOM	Output	1.2V	CML	HiLink1 Lane0发送差分信号N端
BN30	M1_L0_RXIP	Input	1.2V	CML	HiLink1 Lane0接收差分信号P端
BP30	M1_L0_RXIM	Input	1.2V	CML	HiLink1 Lane0接收差分信号N端
BT31	M1_L1_TXOP	Output	1.2V	CML	HiLink1 Lane1发送差分信号P端
BU31	M1_L1_TXOM	Output	1.2V	CML	HiLink1 Lane1发送差分信号N端
BK31	M1_L1_RXIP	Input	1.2V	CML	HiLink1 Lane1接收差分信号P端
BL31	M1_L1_RXIM	Input	1.2V	CML	HiLink1 Lane1接收差分信号N端
BW32	M1_L2_TXOP	Output	1.2V	CML	HiLink1 Lane2发送差分信号P端
BY32	M1_L2_TXOM	Output	1.2V	CML	HiLink1 Lane2发送差分信号N端
BN32	M1_L2_RXIP	Input	1.2V	CML	HiLink1 Lane2接收差分信号P端

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BP32	M1_L2_RXIM	Input	1.2V	CML	HiLink1 Lane2接收差分信号N端
BT33	M1_L3_TXOP	Output	1.2V	CML	HiLink1 Lane3发送差分信号P端
BU33	M1_L3_TXOM	Output	1.2V	CML	HiLink1 Lane3发送差分信号N端
BK33	M1_L3_RXIP	Input	1.2V	CML	HiLink1 Lane3接收差分信号P端
BL33	M1_L3_RXIM	Input	1.2V	CML	HiLink1 Lane3接收差分信号N端

表 3-21 HiLink2 接口管脚描述

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
L22	M2_L0_TXOP	Output	1.2V	CML	HiLink2 Lane0发送差分信号P端
K22	M2_L0_TXOM	Output	1.2V	CML	HiLink2 Lane0发送差分信号N端
P22	M2_L0_RXIP	Input	1.2V	CML	HiLink2 Lane0接收差分信号P端
N22	M2_L0_RXIM	Input	1.2V	CML	HiLink2 Lane0接收差分信号N端
L24	M2_L1_TXOP	Output	1.2V	CML	HiLink2 Lane1发送差分信号P端
K24	M2_L1_TXOM	Output	1.2V	CML	HiLink2 Lane1发送差分信号N端
N24	M2_L1_RXIP	Input	1.2V	CML	HiLink2 Lane1接收差分信号P端
P24	M2_L1_RXIM	Input	1.2V	CML	HiLink2 Lane1接收差分信号N端
L26	M2_L2_TXOP	Output	1.2V	CML	HiLink2 Lane2发送差分信号P端
K26	M2_L2_TXOM	Output	1.2V	CML	HiLink2 Lane2发送差分信号N端
N26	M2_L2_RXIP	Input	1.2V	CML	HiLink2 Lane2接收差分信号P端

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
P26	M2_L2_RXIM	Input	1.2V	CML	HiLink2 Lane2接收差分信号N端
L28	M2_L3_TXOP	Output	1.2V	CML	HiLink2 Lane3发送差分信号P端
K28	M2_L3_TXOM	Output	1.2V	CML	HiLink2 Lane3发送差分信号N端
N28	M2_L3_RXIP	Input	1.2V	CML	HiLink2 Lane3接收差分信号P端
P28	M2_L3_RXIM	Input	1.2V	CML	HiLink2 Lane3接收差分信号N端
A30	M2_L4_TXOP	Output	1.2V	CML	HiLink2 Lane4发送差分信号P端
B30	M2_L4_TXOM	Output	1.2V	CML	HiLink2 Lane4发送差分信号N端
G30	M2_L4_RXIP	Input	1.2V	CML	HiLink2 Lane4接收差分信号P端
H30	M2_L4_RXIM	Input	1.2V	CML	HiLink2 Lane4接收差分信号N端
E30	M2_L5_TXOP	Output	1.2V	CML	HiLink2 Lane5发送差分信号P端
D30	M2_L5_TXOM	Output	1.2V	CML	HiLink2 Lane5发送差分信号N端
K30	M2_L5_RXIP	Input	1.2V	CML	HiLink2 Lane5接收差分信号P端
L30	M2_L5_RXIM	Input	1.2V	CML	HiLink2 Lane5接收差分信号N端
A32	M2_L6_TXOP	Output	1.2V	CML	HiLink2 Lane6发送差分信号P端
B32	M2_L6_TXOM	Output	1.2V	CML	HiLink2 Lane6发送差分信号N端
G32	M2_L6_RXIP	Input	1.2V	CML	HiLink2 Lane6接收差分信号P端
H32	M2_L6_RXIM	Input	1.2V	CML	HiLink2 Lane6接收差分信号N端
D32	M2_L7_TXOP	Output	1.2V	CML	HiLink2 Lane7发送差分信号P端

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
E32	M2_L7_TXOM	Output	1.2V	CML	HiLink2 Lane7发送差分信号N端
L32	M2_L7_RXIP	Input	1.2V	CML	HiLink2 Lane7接收差分信号P端
K32	M2_L7_RXIM	Input	1.2V	CML	HiLink2 Lane7接收差分信号N端

表 3-22 HiLink3 接口管脚描述

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
B34	M3_L0_TXOP	Output	1.2V	CML	HiLink3 Lane0发送差分信号P端
A34	M3_L0_TXOM	Output	1.2V	CML	HiLink3 Lane0发送差分信号N端
K34	M3_L0_RXIP	Input	1.2V	CML	HiLink3 Lane0接收差分信号P端
L34	M3_L0_RXIM	Input	1.2V	CML	HiLink3 Lane0接收差分信号N端
E34	M3_L1_TXOP	Output	1.2V	CML	HiLink3 Lane1发送差分信号P端
D34	M3_L1_TXOM	Output	1.2V	CML	HiLink3 Lane1发送差分信号N端
G34	M3_L1_RXIP	Input	1.2V	CML	HiLink3 Lane1接收差分信号P端
H34	M3_L1_RXIM	Input	1.2V	CML	HiLink3 Lane1接收差分信号N端
B36	M3_L2_TXOP	Output	1.2V	CML	HiLink3 Lane2发送差分信号P端
A36	M3_L2_TXOM	Output	1.2V	CML	HiLink3 Lane2发送差分信号N端
K36	M3_L2_RXIP	Input	1.2V	CML	HiLink3 Lane2接收差分信号P端
L36	M3_L2_RXIM	Input	1.2V	CML	HiLink3 Lane2接收差分信号N端
E36	M3_L3_TXOP	Output	1.2V	CML	HiLink3 Lane3发送差分信号P端

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
D36	M3_L3_TXOM	Output	1.2V	CML	HiLink3 Lane3发送差分信号N端
G36	M3_L3_RXIP	Input	1.2V	CML	HiLink3 Lane3接收差分信号P端
H36	M3_L3_RXIM	Input	1.2V	CML	HiLink3 Lane3接收差分信号N端

表 3-23 HiLink4 接口管脚描述

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
B38	M4_L0_TXOP	Output	1.2V	CML	HiLink4 Lane0发送差分信号P端
A38	M4_L0_TXOM	Output	1.2V	CML	HiLink4 Lane0发送差分信号N端
H38	M4_L0_RXIP	Input	1.2V	CML	HiLink4 Lane0接收差分信号P端
G38	M4_L0_RXIM	Input	1.2V	CML	HiLink4 Lane0接收差分信号N端
E38	M4_L1_TXOP	Output	1.2V	CML	HiLink4 Lane1发送差分信号P端
D38	M4_L1_TXOM	Output	1.2V	CML	HiLink4 Lane1发送差分信号N端
L38	M4_L1_RXIP	Input	1.2V	CML	HiLink4 Lane1接收差分信号P端
K38	M4_L1_RXIM	Input	1.2V	CML	HiLink4 Lane1接收差分信号N端
B40	M4_L2_TXOP	Output	1.2V	CML	HiLink4 Lane2发送差分信号P端
A40	M4_L2_TXOM	Output	1.2V	CML	HiLink4 Lane2发送差分信号N端
H40	M4_L2_RXIP	Input	1.2V	CML	HiLink4 Lane2接收差分信号P端
G40	M4_L2_RXIM	Input	1.2V	CML	HiLink4 Lane2接收差分信号N端
E40	M4_L3_TXOP	Output	1.2V	CML	HiLink4 Lane3发送差分信号P端

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
D40	M4_L3_TXOM	Output	1.2V	CML	HiLink4 Lane3发送差分信号N端
L40	M4_L3_RXIP	Input	1.2V	CML	HiLink4 Lane3接收差分信号P端
K40	M4_L3_RXIM	Input	1.2V	CML	HiLink4 Lane3接收差分信号N端

3.7.2.4 硬件电路设计指导

单板硬件设计注意点：

- SerDes发送接收电路设计注意点：
PCIe的耦合电容要放在发送侧，耦合电容大小为176nF到265nF，建议使用200nF；
SATA分别在接收端和发送端放置耦合电容，电容大小不超过12nF，建议使用10nF；
应用于SGMII模式时，在接收端放耦合电容，建议使用10nF；
应用于以太网模式时，在接收端放耦合电容，建议不超过4.7nF；
HCCS应用于板内互连场景时不需要外接耦合电容；HCCS应用于跨板互连场景时建议在发送侧放置100nF的耦合电容。
- PCIe的lane顺序可以翻转；PCIe支持硬件自适应lane序翻转；
- HCCS的lane顺序可以翻转；HCCS自适应lane序翻转需要配置寄存器来实现，当前给出的参考设计中主从在通过HCCS互连时做了Lane翻转；
- 所有的lane都支持极性反转。PCIe协议支持极性翻转，能够对外部的极性翻转进行自适应适配，SATA/GE/XGE/HCCS不支持自适应的极性翻转，当某条lane外面的物理链路发生了极性翻转时，需要更改Hilink这条lane的极性配置。
- 初始化SerDes之前，必须保证使用的参考时钟已保持稳定。

3.7.2.4.1 HCCS 接口（RC 形态可忽略）


HCCS即AI-P 加速模块缓存一致性系统。HCCS可实现两颗NPU之间的极致低时延互连。

HCCS硬件设计注意事项：

- 主从片HCCS参考时钟需同源设计。
- 主从片需通过同步信号互连，信号名称TSYNC，信号管脚：BM22
- 主片的GPIO267要接到从片的GPIO267上用于实现主片在完成HCCS初始化后通知从片
- 主片的GPIO258要接到从片的GPIO258上用于实现从片在完成HCCS初始化后通知主片
- HCCS应用于板内互连场景时不需要外接耦合电容；HCCS应用于跨板互连场景时建议在发送侧放置100nF的耦合电容。

- HCCS的lane顺序可以翻转；HCCS自适应lane序翻转需要配置寄存器来实现，当前给出的参考设计中主从在通过HCCS互连时做了Lane翻转；实际单板设计时不可更改此处设计。
- 不使用时接地即可

图 3-28 EP（双P）模式下 HCCS 互连示意图



3.7.2.4.2 PCIe 接口

AI-P 加速模块共有5个PCIe控制器，其中1个最大支持PCIe X16，1个最大支持PCIe X8，1个最大支持PCIe X4，2个最大支持PCIe X2，所有PCIe控制器均支持降Lane。

5个PCIe控制器的分布情况如图3-29所示。

图 3-29 PCIe 控制器的分布情况

区域	Lane编号	是否有PCIe控制器	PCIe控制器最大规格
M2	LANE0	是	X16
	LANE1	/	/
	LANE2	是	X2
	LANE3	/	/
	LANE4	是	X4
	LANE5	/	/
	LANE6	是	X2
	LANE7	/	/
M3	LANE0	是	X8
	LANE1	/	/
	LANE2	/	/
	LANE3	/	/
M4	LANE0	/	/
	LANE1	/	/
	LANE2	/	/
	LANE3	/	/

PCIe的耦合电容要放在发送侧，耦合电容大小为176nF到265nF，建议使用200nF。

SerDes只有作为PCIe信号，lane顺序可以翻转；其他信号（如XGE）不支持lane翻转。PCIe支持硬件自适应lane序翻转。

所有的lane都支持极性反转。PCIE协议支持极性翻转，能够对外部的极性翻转进行自适应适配，SATA/GE/XGE/Hydra不支持自适应的极性翻转，当某条lane外面的物理链路发生了极性翻转时，需要更改Hilink这条lane的极性配置。

下面以x4的PCIe为例说明Lane的翻转和极性反转的使用。

图 3-30 未经 lane 翻转和极性反转的连接




图 3-31 经过 lane 翻转但是未经极性反转的连接





图 3-32 经过了 lane 翻转和极性反转的连接



3.7.2.4.3 xGE 接口（EP 形态可忽略）

AI-P 加速模块最大支持8路xGE接口，在硬件设计中可以将xGE接口设计成千兆电口、万兆光口等常见的网络接口。

xGE接口支持如下的协议规范：

- 1000BASE-SX/LX/KX(1.25Gbps)
- XFI(10.3125Gbps)


图 3-33 以太网控制器的分布情况

区域	Lane编号	是否有以太网控制器
M2	LANE0	/
	LANE1	/
	LANE2	/
	LANE3	/
	LANE4	/
	LANE5	/
	LANE6	/
	LANE7	/
M3	LANE0	是
	LANE1	是
	LANE2	是
	LANE3	是
M4	LANE0	是
	LANE1	是
	LANE2	是
	LANE3	是

PXE 制卡网口

若要使用PXE制卡功能则必须将M3的Lane0设计成外接PHY芯片出千兆电口的模式。

图 3-34 PXE 制卡网口设计框图



网口设计注意事项：


- PHY芯片必须要选择已经适配的型号。
- PHY芯片的MDIO接口需要接到AI-P 加速模块的MDIO0上，且PHY ADD需要配置为001。
- 只有M3的Lane0接口支持PXE制卡。
- PXE制卡是在BIOS阶段打通网口，因此不论Board Type如何配置在PXE制卡模式下M3的Lane0接口固定被配置为千兆电口的模式。在系统正常启动后SerDes才会按照与Board Type固定搭配关系配置。

千兆电口设计参考

- RJ-45接口

设计指导电路如下：


图 3-35 设计框图



- SFP+接口

载板参考设计如图3-36所示。

图 3-36 光口参考设计



3.7.2.4.4 SATA 接口（EP 形态可忽略）

本模组提供最多4个SATA接口，最高支持SATA3.0（6Gbps），向下兼容SATA2.0（3.0Gbps）和SATA1.0（1.5Gbps），总线从HiLink4中引出。

采用M.2 Key-M接口，SATA总线的接口Map为：

图 3-37 M.2 Key-M 接口 Map

74	3.3V	CONFIG_2 = GND	75
72	3.3V	GND	73
70	3.3V	GND	71
68	SUSCLK(32kHz) (I)(0/3.3V)	CONFIG_1 = GND	69
		N/C	67
	Module Key	Module Key	
	Module Key	Module Key	
	Module Key	Module Key	
	Module Key	Module Key	
58	Reserved for MFG_CLOCK	GND	57
56	Reserved for MFG_DATA	N/C	55
54	N/C	N/C	53
52	N/C	GND	51
50	N/C	SATA-A+	49
48	N/C	SATA-A-	47
46	N/C	GND	45
44	N/C	SATA-B-	43
42	N/C	SATA-B+	41
40	N/C	GND	39
38	DEVSLP (I)(0/3.3V)	N/C	37
36	N/C	N/C	35
34	N/C	GND	33
32	N/C	N/C	31
30	N/C	N/C	29
28	N/C	GND	27
26	N/C	N/C	25
24	N/C	N/C	23
22	N/C	CONFIG_0 = GND	21
20	N/C	Module Key	
	Module Key	Module Key	
	Module Key	Module Key	
	Module Key	Module Key	
10	DAS/DSS# (I/O)	N/C	11
8	N/C	N/C	9
6	N/C	N/C	7
4	3.3V	N/C	5
2	3.3V	GND	3
		CONFIG_3 = GND	1

采用SATA接口，SATA总线的接口Map为：

图 3-38 SATA 数据接口

1	GND
2	SATA-A+
3	SATA-A-
4	GND
5	SATA-B-
6	SATA-B+
7	GND

图 3-39 SATA 电源接口

1	3.3V
2	3.3V
3	3.3V
4	GND
5	GND
6	GND
7	5.0V
8	5.0V
9	5.0V
10	GND
11	GND
12	GND
13	12.0V
14	12.0V
15	12.0V

说明

- PEDET管脚为M.2硬盘类型检测管脚，SATA设备内部接地，NVMe设备内部悬空，GPIO4_22需配置为内部上拉状态。
- PCIe数据线支持N/P极性翻转，SATA数据线不支持N/P极性翻转，默认接线以SATA线序为准。
- /PERST_N0为HOST用于复位PCIe接口外设的复位信号，低电平有效，外部需上拉至1.8V电源。

3.7.2.5 接口不使用处理方式

对于不使用的参考时钟管脚，建议通过50欧姆电阻接地。对于不使用的Lane，可以悬空。在HiLink初始化的时候，不使用的Lane不上电。

3.7.3 eMMC 接口（EP 形态可忽略）

AI-P 加速模块芯片提供了1路eMMC接口，eMMC控制器（以下简称eMMC）用于处理对NM卡/MMC的读写等操作。

3.7.3.1 接口特点

- eMMC支持符合以下协议的设备：NMCARD（eMMC4.5）；MultiMediaCard（eMMC4.5/MMC4.41）。
- 支持速率：eMMC支持最高模式SDR104，最高速率要求支持200MHz。
- 支持命令CRC7与数据CRC16校验，卡检测（需要GPIO控制双沿触发）与初始化。
- 支持接口时钟频率可编程，GPIO预分频（1~16）。
- 支持1/4/8bit模式。

3.7.3.2 硬件接口信号描述

表 3-24 AI-P 加速模块 eMMC 接口信号列表

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BU42	EMMC_CLK	Output	1.8V	LVCMO S	eMMC时钟
BW43	EMMC_CMD	Bidirection	1.8V	LVCMO S	eMMC命令
BW41	EMMC_DAT A0	Bidirection	1.8V	LVCMO S	eMMC数据0
BY42	EMMC_DAT A1	Bidirection	1.8V	LVCMO S	eMMC数据1
BV42	EMMC_DAT A2	Bidirection	1.8V	LVCMO S	eMMC数据2
BT41	EMMC_DAT A3	Bidirection	1.8V	LVCMO S	eMMC数据3
BY41	EMMC_DAT A4	Bidirection	1.8V	LVCMO S	eMMC数据4
BV41	EMMC_DAT A5	Bidirection	1.8V	LVCMO S	eMMC数据5
BW42	EMMC_DAT A6	Bidirection	1.8V	LVCMO S	eMMC数据6
BY43	EMMC_DAT A7	Bidirection	1.8V	LVCMO S	eMMC数据7

3.7.3.3 硬件电路设计指导

AI-P 加速模块eMMC接口设计拓扑参考图如图3-40所示。

图 3-40 eMMC 接口设计应用图




图 3-41 单 P RC 场景 eMMC 接口应用框图




表 3-25 eMMC 工作模式

Bus Speed Mode	Max Clock Frequency[Hz]	Max Bus Speed[M B/s]	Signal Voltage	备注
SDR12	25M	12.5	1.8V	SDR12模式：1.8V IO电压，1/4/8bit 数据位宽，最高25MHz接口时钟。
SDR25	50M	25	1.8V	SDR25模式：1.8V IO电压，1/4/8bit 数据位宽，最高50MHz接口时钟。
SDR50	100M	50	1.8V	SDR50模式：1.8V IO电压，1/4/8bit 数据位宽，最高100MHz接口时钟。
SDR104	200M	100	1.8V	SDR104模式：1.8V IO电压，4/8bit 数据位宽，最高200MHz接口时钟。

3.7.3.4 接口不使用处理方式

表 3-26 eMMC 接口不使用管脚处理

信号名称	处理方式
EMMC_DAT0	上拉（或悬空）
EMMC_DAT1	上拉（或悬空）
EMMC_DAT2	上拉（或悬空）
EMMC_DAT3	上拉（或悬空）
EMMC_DAT4	上拉（或悬空）
EMMC_DAT5	上拉（或悬空）
EMMC_DAT6	上拉（或悬空）
EMMC_DAT7	上拉（或悬空）
EMMC_CLK	悬空
EMMC_CMD	上拉（或悬空）

3.7.4 CAN-FD 接口（EP 形态可忽略）

AI-P 加速模块集成了15个独立的CAN（Controller Area Network，控制器局域网）设备，连接在APB总线上。可以与具有CAN接口的设备通讯，也可以多个芯片组成控制网络，完成信息的传输、交互和控制功能。

- 符合ISO 11898-1:2015与ISO 11898-4标准；
- 波特率最高5Mbit/s；

- 支持DMA访问主机CPU；
- 支持调试CAN；
- 根据CiA603支持硬件时间戳。

3.7.4.1 硬件接口信号描述

AI-P 加速模块共支持12路CAN接口。CAN管脚电平类型均为LVCMOS。分布如表3-27所示。

表 3-27 AI-P 加速模块 CAN 接口信号列表

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BK39	CAN0_TXD	Output	LVCOMS	1.8V	CAN0的发送数据线
BK38	CAN0_RXD	Input	LVCOMS	1.8V	CAN0的接收数据线
BL38	CAN1_TXD	Output	LVCOMS	1.8V	CAN1的发送数据线
BM38	CAN1_RXD	Input	LVCOMS	1.8V	CAN1的接收数据线
BN38	CAN2_TXD	Output	LVCOMS	1.8V	CAN2的发送数据线
BP38	CAN2_RXD	Input	LVCOMS	1.8V	CAN2的接收数据线
BR38	CAN3_TXD	Output	LVCOMS	1.8V	CAN3的发送数据线
BT38	CAN3_RXD	Input	LVCOMS	1.8V	CAN3的接收数据线
BV38	CAN4_TXD	Output	LVCOMS	1.8V	CAN4的发送数据线
BW38	CAN4_RXD	Input	LVCOMS	1.8V	CAN4的接收数据线
BY38	CAN6_TXD	Output	LVCOMS	1.8V	CAN6的发送数据线
BR37	CAN6_RXD	Input	LVCOMS	1.8V	CAN6的接收数据线
BT37	CAN7_TXD	Output	LVCOMS	1.8V	CAN7的发送数据线
BU37	CAN7_RXD	Input	LVCOMS	1.8V	CAN7的接收数据线

说明

1. 建议CAN对外接口同时预留共模电感和0Ω电阻，如CAN接口EMC测试裕量不足，可上件共模电感用于优化测试结果。
2. 图3-42所示是1.8V电平的CAN收发器连接方式，3.3V的CAN收发器需要在AI-P 加速模块和CAN收发器之间增加电平转换芯片。

3.7.4.3 接口不使用处理方式

CAN接口如不使用，且复用功能也不使用，管脚悬空即可。

3.7.5 SPMI 接口

AI-P 加速模块SPMI实现将AI-P加速模块对PMU的寄存器地址空间访问操作，转为SPMI总线配置时序。从而传递控制指令至外部PMU，实现对电压的调节功能。AI-P 加速模块芯片支持SPMI2.0协议，最高支持25MHz工作频率。

3.7.5.1 硬件接口信息描述


表 3-28 AI-P 加速模块 SPMI 接口信号列表

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BR21	SPMI_CLK	Output	1.8V	LVC MOS	SPMI输出时钟。
BT21	SPMI_DATA	Bidirection	1.8V	LVC MOS	SPMI数据信号。

3.7.5.2 硬件电路设计指导

AI-P 加速模块的SPMI接口对接PMU使用，在靠近AI-P 加速模块侧和PMU侧各预留0ohm串阻用于调整信号质量，靠近PMU侧预留1Mohm下拉电阻，可用于减小信号线未驱动状态下的干扰影响。

图 3-43 SPMI 接口设计应用图



3.7.5.3 接口不使用处理方式

SPMI为PMU与加速模块的信息传递渠道，不存在不使用的情况，此处链路不通会导致单板上电异常。

3.7.6 I2C 接口

I2C（Inter-Integrated Circuit）控制器实现标准I2C主设备功能，兼容Philips I2C总线协议，可完成对I2C总线上的从设备的数据发送和接收。主要用于功耗检测、温感、VRD控制器等模块的通信与控制。

3.7.6.1 接口特点

通用I2C控制器具有以下特点：

- 支持标准I2C总线协议；
- 支持主设备和从设备操作；
- 支持7bit和10bit从设备地址；
- 支持可编程时钟，可实现通讯速率控制，支持100KHz、400KHz等常规速率；
- I2C_DELAY功能可将I2C_SDA信号输出最大延迟约300ns，软件可配。

3.7.6.2 硬件接口信息描述

AI-P 加速模块芯片共有8路I2C接口，其中I2C10只能用于连接TPM芯片，管脚分布如表3-29所示。


表 3-29 AI-P 加速模块 I2C 接口信号列表

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BW16	I2C0_SCL	Output	1.8V	LVC MOS	I2C0时钟，支持主从模式，用于连接功耗检测芯片。
BY16	I2C0_SDA	Bidirection	1.8V	LVC MOS	I2C0数据，支持主从模式，用于连接功耗检测芯片。
BY21	I2C1_SCL	Output	1.8V	LVC MOS	I2C1时钟，仅支持主模式，PMBUS_I2C1时钟，用于PMU通信，控制VRD转压进行模组供电以及VRD固件升级。
BJ20	I2C1_SDA	Bidirection	1.8V	LVC MOS	I2C1数据，仅支持主模式，PMBUS_I2C1数据，用于PMU通信，控制VRD转压进行模组供电以及VRD固件升级。
BK20	I2C2_SCL	Output	1.8V	LVC MOS	I2C2时钟，仅支持主模式，用于挂载温度传感器、EEPROM、RTC模块。

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BL20	I2C2_SDA	Bidirection	1.8V	LVC MOS	I2C2数据，仅支持主模式，用于挂载温度传感器、EEPROM、RTC模块。
BM20	I2C3_SCL	Output	1.8V	LVC MOS	I2C3时钟，仅支持主模式。
BN20	I2C3_SDA	Bidirection	1.8V	LVC MOS	I2C3数据，仅支持主模式。
N34	I2C4_SCL	Output	1.8V	LVC MOS	I2C4时钟，仅支持主模式。
P34	I2C4_SDA	Bidirection	1.8V	LVC MOS	I2C4数据，仅支持主模式。
N35	I2C5_SCL	Output	1.8V	LVC MOS	I2C5时钟，仅支持主模式。
P35	I2C5_SDA	Bidirection	1.8V	LVC MOS	I2C5数据，仅支持主模式。
BN24	I2C10_SCL	Output	1.8V	LVC MOS	I2C10时钟，支持主从模式，位于芯片HISS区，仅用于连接TPM。
BP24	I2C10_SDA	Bidirection	1.8V	LVC MOS	I2C10数据，支持主从模式，位于芯片HISS区，仅用于连接TPM。
BP20	I2C11_SCL	Output	1.8V	LVC MOS	I2C11时钟，支持主从模式。
BR20	I2C11_SDA	Bidirection	1.8V	LVC MOS	I2C11数据，支持主从模式。

3.7.6.3 硬件电路设计指导

图 3-44 AI-P 加速模块 I2C 接口设计应用图（注：图中地址信息为八位地址，如 0x80，转换为二进制为：1000_000X）



说明

I2C扩展芯片不能下挂在I2C0，其余链路均可选取，除图中标注的地址信息外，其余地址不做约束，可根据开源代码自行适配。

如图3-45所示，上拉电阻Rp通常取4.7kΩ。

图 3-45 总线的典型应用电路图




表 3-30 I2C 接口设计约束

参数	参考数值	单位	备注
信号频率标准/快速	100/400	kHz	-
拓扑	一（主）对多（从），双向通信		
最大负载	400	pF	总线所有负载总和
参考平面	GND	-	-

3.7.6.4 接口不使用处理方式

I2C接口如不使用，管脚悬空即可。

3.7.7 SPI 接口

SPI（Serial Peripheral Interface）控制器，可以作为一个主/从设备与外部的设备来进行同步串行通信，主要应用于外接触摸屏、SD卡、WIFI和TPM等外设。

3.7.7.1 接口特点

SPI接口具有以下特性：

- 支持可编程数据传输速率，传输速率配置范围为200MHz($8 \leq N \leq 65534$ ，偶数)，最高传输速率25MHz；

- 支持MASTR/SLAVE操作，静态切换，在MASTR模式下，每个SPI控制器支持最大4个Slave；
- 支持接口时钟频率可编程；
- 收/发为分开的32bit宽、深度为64的FIFO（发送FIFO和接收FIFO各一个），支持FIFO禁止或使能；
- 串行数据序列为先MSB，后LSB；
- 支持三种帧格式：Motorola SPI、National Microwire、TI SSP，支持各种帧格式静态切换；
- 数据帧大小可编程：4bit ~ 32bit；
- 支持每个片选的有效极性可配置；
- 支持一个组合中断连接到中断控制器，中断类型包括：接收FIFO中断、发送FIFO中断、传输冲突中断；
- 支持初始中断状态查询和屏蔽后中断状态查询；
- 内部提供环回测试模式。

3.7.7.2 硬件接口信号描述

AI-P 加速模块共支持7路SPI接口。SPI管脚电平类型均为LVCMOS。分布如下表3-31所示。

表 3-31 AI-P 加速模块 SPI 接口信号列表

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BW17	SPI0_CLK	Output	1.8V	LVC MOS	SPI0时钟信号，支持主从模式可配置。 单P场景：连接其它从机设备。 双P场景：主片做主机，SPI0连接从片SPI1，主从片通信交互。
BY17	SPI0_CSN ₀	Output	1.8V	LVC MOS	SPI0片选信号，支持主从模式可配置。 单P场景：连接其它从机设备。 双P场景：主片做主机，SPI0连接从片SPI1，主从片通信交互。
BJ16	SPI0_MOSI	Output	1.8V	LVC MOS	SPI0主机输出，从机输入，支持主从模式可配置。 单P场景：连接其它从机设备。 双P场景：主片做主机，SPI0连接从片SPI1，主从片通信交互。
BK16	SPI0_MISO	Input	1.8V	LVC MOS	SPI0主机输入，从机输出，支持主从模式可配置。 单P场景：连接其它从机设备。 双P场景：主片做主机，SPI0连接从片SPI1，主从片通信交互。

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BL16	SPI1_CLK	Output	1.8V	LVC MOS	SPI1时钟信号，支持主从模式可配置。 单P场景：连接其它从机设备。 双P场景：从片做主机，SPI1连接从片SPI0，主从片通信交互。
BM16	SPI1_CSN0	Output	1.8V	LVC MOS	SPI1片选信号，支持主从模式可配置。 单P场景：连接其它从机设备。 双P场景：从片做主机，SPI1连接从片SPI0，主从片通信交互。
BN16	SPI1_MOSI	Output	1.8V	LVC MOS	SPI1主机输出，从机输入，支持主从模式可配置。 单P场景：连接其它从机设备。 双P场景：从片做主机，SPI1连接从片SPI0，主从片通信交互。
BP16	SPI1_MISO	Input	1.8V	LVC MOS	SPI1主机输入，从机输出，支持主从模式可配置。 单P场景：连接其它从机设备。 双P场景：从片做主机，SPI1连接从片SPI0，主从片通信交互。
BR41	SPI2_CLK	Output	1.8V	LVC MOS	SPI2时钟信号。
BN42	SPI2_CSN0	Output	1.8V	LVC MOS	SPI2片选0信号，接多个从设备时通过不同的片选信号选择对应的从机进行通信。
BP42	SPI2_CSN1	Output	1.8V	LVC MOS	SPI2片选1信号，接多个从设备时通过不同的片选信号选择对应的从机进行通信。
BR42	SPI2_CSN2	Output	1.8V	LVC MOS	SPI2片选2信号，接多个从设备时通过不同的片选信号选择对应的从机进行通信。
BT42	SPI2_CSN3	Output	1.8V	LVC MOS	SPI2片选3信号，接多个从设备时通过不同的片选信号选择对应的从机进行通信。
BR40	SPI2_MOSI	Output	1.8V	LVC MOS	SPI2主机输出，从机输入。

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BT 40	SPI2_MISO	Input	1.8V	LVC MO S	SPI2主机输入，从机输出。
BU 40	SPI3_CLK	Output	1.8V	LVC MO S	SPI3时钟信号。
BV 40	SPI3_CSN ₀	Output	1.8V	LVC MO S	SPI3片选0信号，接多个从设备时通过不同的片选信号选择对应的从机进行通信。
BY 39	SPI3_CSN ₁	Output	1.8V	LVC MO S	SPI3片选1信号，接多个从设备时通过不同的片选信号选择对应的从机进行通信。
BY 40	SPI3_CSN ₂	Output	1.8V	LVC MO S	SPI3片选2信号，接多个从设备时通过不同的片选信号选择对应的从机进行通信。
BW 39	SPI3_MOSI	Output	1.8V	LVC MO S	SPI3主机输出，从机输入。
BL 39	SPI3_MISO	Input	1.8V	LVC MO S	SPI3主机输入，从机输出。
BN 24	SPI4_CLK	Output	1.8V	LVC MO S	SPI4时钟信号，HISS区的SPI接口，必须使用安全软件进行配置。连接TPM芯片，实现数据保护。
BP 24	SPI4_CSN ₀	Output	1.8V	LVC MO S	SPI4片选信号，HISS区的SPI接口，必须使用安全软件进行配置。连接TPM芯片，实现数据保护。
BT 17	SPI4_MOSI	Output	1.8V	LVC MO S	SPI4主机输出，从机输入，HISS区的SPI接口，必须使用安全软件进行配置。作为主机连接TPM芯片，实现数据保护。
BU 17	SPI4_MISO	Input	1.8V	LVC MO S	SPI4主机输入，从机输出，HISS区的SPI接口，必须使用安全软件进行配置。作为主机连接TPM芯片，实现数据保护。
BK 42	SPI5_CLK	Output	1.8V	LVC MO S	SPI5时钟信号，作为从机与外部MCU通信；不使用MCU时连接其它SPI从机，支持主从模式可配置。

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BL42	SPI5_CSN0	Output	1.8V	LVC MOS	SPI5片选信号，作为从机与外部MCU通信；不使用MCU时连接其它SPI从机，支持主从模式可配置。
BM42	SPI5_MOSI	Output	1.8V	LVC MOS	SPI5主机输出，从机输入作为从机与外部MCU通信；不使用MCU时连接其它SPI从机，支持主从模式可配置。
BK41	SPI5_MISO	Input	1.8V	LVC MOS	SPI5主机输入，从机输出，作为从机与外部MCU通信；不使用MCU时连接其它SPI从机，支持主从模式可配置。
BL41	SPI6_CLK	Output	1.8V	LVC MOS	SPI6时钟信号，作为主机与外部MCU通信；不使用MCU时连接其它SPI从机，支持主从模式可配置。
BM41	SPI6_CSN0	Output	1.8V	LVC MOS	SPI6片选信号，作为主机与外部MCU通信；不使用MCU时连接其它SPI从机，支持主从模式可配置。
BN41	SPI6_MOSI	Output	1.8V	LVC MOS	SPI6主机输出，从机输入，作为主机与外部MCU通信；不使用MCU时连接其它SPI从机，支持主从模式可配置。
BP41	SPI6_MISO	Input	1.8V	LVC MOS	SPI6主机输入，作为主机与外部MCU通信；不使用MCU时连接其它SPI从机，支持主从模式可配置。

说明

SPI4接口是连接安全芯片的专用接口，不使用须悬空处理。

3.7.7.3 硬件电路设计指导

图 3-46 单 P 模式 SPI 点对点 and 星型拓扑





图 3-47 双 P 模式 SPI 点对点 and 星型拓扑



SPI接口一主多从拓扑连接时可选用图1 单P模式SPI点对点 and 星型拓扑所示SPI2/3的星型拓扑连接，或选用图3 SPI菊花链拓扑所示的菊花链拓扑连接。

图 3-48 SPI 菊花链拓扑





图 3-49 SPI 接口设计应用图



如图3-49所示，上拉电阻 R_p 通常取 $4.7k\Omega$ 。SPI工作时，通过片选信号SPI_CSNO来选择相应的从机，进行同步串行数据传输，传输时SPI按照数据高位在前，低位在后的方式传输。

表 3-32 设计约束

参数	参考数值	单位	备注
最大速率	25	MHz	-
Slave数量	4	-	模块为主机
最大负载	15	pF	-
参考平面	GND	-	-

3.7.7.4 接口不使用处理方式

SPI接口如不使用，且复用功能也不使用，管脚悬空即可。

3.7.8 UART 接口

UART（UniversalAsynchronousReceiver/Transmitter）是一个异步串行的通信接口，主要作用是进行串并转换，将AI-P 加速模块发送到外围设备的数据进行并串转换，同时将来自外围设备的串行数据进行串并转换。该接口模块遵循RS232串行通信协议。

3.7.8.1 接口特点

- 支持8 bit宽、深度为32的发送FIFO和12 bit宽、深度为32的接收FIFO，可通过寄存器设置FIFO禁用和启用；
- 支持5/6/7/8 bit可编程数据位；
- 支持1/2 bit可编程停止位；
- 支持奇、偶校验和无校验位，支持软件设定校验位；
- 支持一个组合中断连接到中断控制器，中断类型包括：接收FIFO中断、发送FIFO中断、接收超时中断、帧格式错误中断、帧校验错误中断以及传输中止中断；
- 支持初始中断状态查询和屏蔽后中断状态查询。

3.7.8.2 硬件接口信号描述

AI-P 加速模块可提供6组可用UART，其中UART3和UART4可支持流控功能。AI-P 加速模块的UART5~UART8位于芯片Safety区域，不可使用。可用UART管脚具体如表1 AI加速芯片UART所示：

表 3-33 AI-P 加速模块 UART 接口信号列表

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BV21	UART0_RX	Input	1.8V	LVC MOS	UART0 接收数据，调试及系统打印专用。
BW21	UART0_TX	Output	1.8V	LVC MOS	UART0 发送数据，调试及系统打印专用。

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BR16	UART1_RX	Input	1.8V	LVC MOS	UART1 接收数据。
BT16	UART1_TX	Output	1.8V	LVC MOS	UART1 发送数据。启动阶段 BIOS会打印DDR相关信息，不影响后续使用。
BU16	UART2_RX	Input	1.8V	LVC MOS	UART2 接收数据，低功耗调试专用。
BV16	UART2_TX	Output	1.8V	LVC MOS	UART2 发送数据，低功耗调试专用。
BW17	UART3_RX	Input	1.8V	LVC MOS	UART3 接收数据。
BY17	UART3_TX	Output	1.8V	LVC MOS	UART3 发送数据。
BJ16	UART3_RTS	Input	1.8V	LVC MOS	UART3 重定向接收信号。
BK16	UART3_CTS	Output	1.8V	LVC MOS	UART3 重定向控制信号。
BL16	UART4_RX	Input	1.8V	LVC MOS	UART4 接收数据。
BM16	UART4_TX	Output	1.8V	LVC MOS	UART4 发送数据。
BN16	UART4_RTS	Input	1.8V	LVC MOS	UART4 重定向接收信号。
BP16	UART4_CTS	Output	1.8V	LVC MOS	UART4 重定向控制信号。
BM36	UART9_RX	Input	1.8V	LVC MOS	UART9 接收数据。
BL36	UART9_TX	Output	1.8V	LVC MOS	UART9 发送数据。

由于工作频率固定，在支持某些标准的波特率时会有误差，如表3-34给出200MHz工作时钟下的误差率。

表 3-34 UART 工作时钟误差率

波特率 (bps)	分频比	误差率
9600	1302	+0.0064%

波特率（ bps ）	分频比	误差率
57600	217	+0.0064%
115200	109	-0.4523%

📖 说明

UART波特率配置的典型值有：9600bps、14400bps、19200bps、38400bps、57600bps、76800bps、115200bps、230400bps、460800bps。

UART1串口在启动阶段会有DDR初始化的相关打印信息。此处打印主要用于相关问题定位，无法屏蔽，不影响启动后串口功能正常使用。

3.7.8.3 硬件电路设计指导

UART是一种异步双向串行总线，提供了一种简单有效的数据传输方式，只需两根数据线互相对接即可。UART的两线模式如[图 UART两线模式应用框图](#)所示。

图 3-50 UART 两线模式应用框图





图 3-51 UART 接口两线模式设计应用图



AI-P 加速模块UART3和UART4支持四线模式，同时兼容两线模式，配置方式参考《[AI-P 加速模块 驱动开发指南（RC场景）](#)》。

图 3-52 UART 四线模式应用框图





图 3-53 UART 接口四线模式设计应用图



3.7.8.4 接口不使用处理方式

UART接口如不使用，且复用功能也不使用，管脚悬空即可。

3.7.9 SFC 接口

SFC逻辑是一个SPI Flash控制器，连接SPI Flash器件，用于存放AI-P 加速模块的固件。

3.7.9.1 接口特点

- 连接SPI Flash，默认支持Standard SPI接口模式；
- 支持Alias方式从SPI Flash启动；

- 支持3Byte和4Byte两种Flash地址模式。可通过HISS配置寄存器实现地址模式切换，上电默认3Byte地址模式；
- AI-P 加速模块连接SPI Flash的推荐容量为32M bit；
- SPI Flash的时钟频率初始化后默认为50MHz，也可支持25MHz；
- 支持Write Protect和Hold操作；
- SPI Flash读写操作支持两种方式：总线直接读写、寄存器编程读写。


3.7.9.2 硬件接口信号描述

表 3-35 AI-P 加速模块 SFC 接口信号列表

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BL25	SFC_CLK	Output	1.8V	LVC MOS	SFC时钟信号，送给SPI Flash的时钟信号。
BT25	SFC_CSN0	Output	1.8V	LVC MOS	SFC片选信号，低电平有效。
BK25	SFC_SIO	Output	1.8V	LVC MOS	数据的输出信号。
BK24	SFC_SOI	Input	1.8V	LVC MOS	数据的输入信号。
BL24	SFC_WP_IO2	Output	1.8V	LVC MOS	write protect功能，低电平有效。
BM24	SFC_HOLD_IO3	Output	1.8V	LVC MOS	无效输入功能，建议板级做上拉无效处理，防止对接器件误判。

3.7.9.3 硬件电路设计指导

图 3-54 SFC 接口设计应用图



说明

- 50MHz频率的场景下不可使用电平转换器件，需直连1.8V电压的SPI Flash。
- SFC_HOLD_IO3、SFC_CSN0建议接上拉。
- Flash的型号需与技术人员进行确认，未适配型号可能导致无法启动。

3.7.9.4 接口不使用处理方式

FLASH用于存储系统固件，必须使用，不使用会导致系统无法启动。

3.7.10 PWM 接口

PWM（Pulse Width Modulation），简称脉宽调制，是利用数字输出来对模拟电路进行控制的一种非常有效的技术。一般应用中，PWM的周期是固定的，调试时利用占空比变化来承载相关信息，用于风扇控制时，通过寄存器配置来实现风扇转速调控，配置方式参考《[AI-P 加速模块 驱动开发指南（RC场景）](#)》。

3.7.10.1 接口特点

PWM接口特性：

- 支持4通道PWM输出；
- 可通过配置寄存器调整风扇测量时间窗大小；
- 可通过配置寄存器调整脉冲周期；
- 可通过配置寄存器调整低/高电平开始时刻（即设置占空比）。

3.7.10.2 硬件接口信号描述

表 3-36 AI-P 加速模块 PWM 接口信号列表

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BP20	PWM0	Output	1.8V	LVC MOS	风扇控制，频率最大32kHz。
BR20	PWM1	Output	1.8V	LVC MOS	风扇控制，频率最大32kHz。
BT20	PWM2	Output	1.8V	LVC MOS	风扇控制，频率最大32kHz。（已复用为上电配置管脚）
BU20	PWM3	Output	1.8V	LVC MOS	风扇控制，频率最大32kHz。（已复用为上电配置管脚）

注意

BT20，BU20已配置为上电配置管脚，不可用于PWM接口。

3.7.10.3 硬件电路设计指导

图 3-55 PWM 风扇控制接口设计应用图




表 3-37 二极管关键规格

关键规格	规格要求
Forward Voltage (VF)	0.5V Max
DC Reverse Voltage (VR)	30V Min
Maximum Average Forward Rectified (IF)	1A

3.7.10.4 接口不使用处理方式

PWM接口如不使用，且复用功能也不使用，管脚悬空即可。

3.7.11 MDIO 接口（EP 形态不涉及）

MDIO是对外部以太网接口的PHY芯片进行配置和管理的接口控制模块，可以通过软件配置MDIO相应的寄存器，实现对PHY芯片内部寄存器的读写，最终实现对PHY芯片的控制和管理。包括复位控制、自环控制、速度选择、双工选择、冲突测试、自协商使能、物理层状态获取等。

3.7.11.1 接口特点

AI-P 加速模块MDIO接口具有以下特性：

- 支持2个独立的MDIO接口；
- 每个MDIO接口可独立配置为支持IEEE802.3协议的Clause22 章节或Clause45 章节；
- 支持MDIO接口时序，MDIO时钟频率支持两个频点，2.5MHz、2MHz可选；
- 支持对PHY内部寄存器的读写访问、PHY地址、寄存器地址等可配置；
- 一个MDIO接口最多可以接5个PHY器件，每个PHY器件需配置为不同的PHY ADDR，且不可配置为000；

- 支持对GE PHY内部寄存器的自动查询，每个MDIO接口最大支持5个PHY器件的状态查询，PHY状态改变则上报中断（每个配置的PHY地址可以监测指定最多2个地址寄存器的任意指定位状态值是否发生改变）。


3.7.11.2 硬件接口信号描述

表 3-38 AI-P 加速模块 MDIO 接口信号列表

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BN42	MDC0	Output	1.8V	LVTMOS	MDIO接口时钟输出管脚。
BP42	MDIO0	Bidirection	1.8V	LVTMOS	MDIO接口数据输入/输出信号。
BR42	MDC1	Output	1.8V	LVTMOS	MDIO接口时钟输出管脚。
BT42	MDIO1	Bidirection	1.8V	LVTMOS	MDIO接口数据输入/输出信号。

3.7.11.3 硬件电路设计指导

图 3-56 MDIO 接口设计应用图



说明

MDIO接口与外部PHY连接时，只需将两者的时钟线和数据线分别对接即可，建议对数据线进行上拉处理，时钟线下拉处理。

MDIO管脚电平为1.8V，使用时请注意对接器件MDIO接口的电压，若对接器件MDIO接口的电压为3.3V，则与AI-P 加速模块之间需要进行电平转换。

BIOS阶段要求xGE0可用，配置为千兆速率，PHY ADDR为1，使用MDIO0，用于进行PXE制卡。

3.7.11.4 接口不使用处理方式

MDIO接口如不使用，且复用功能也不使用，管脚悬空即可。

3.7.12 JTAG 接口

JTAG（Joint Test Action Group）是用于板级芯片互联测试的接口，主要用于开发阶段的系统调试，外部仿真器或测试工具可通过JTAG接口对芯片进行调测。

3.7.12.1 硬件接口信号描述

表 3-39 AI-P 加速模块 JTAG 接口信号列表


管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BR22	TDI	Input	1.8V	LVC MOS	JTAG数据输入。
BT22	TCK	Input	1.8V	LVC MOS	JTAG时钟输入。
BU22	TRSTN	Input	1.8V	LVC MOS	JTAG复位输入，低电平有效。
BV22	TMS	Bidirection	1.8V	LVC MOS	JTAG模式选择输入。
BY22	TDO	Output	1.8V	LVC MOS	JTAG数据输出。

说明

出于安全可信考虑，JTAG信号内层走线，预留串阻，产品出厂时默认选焊，如需放置JTAG测试点，PCB布局时需分散排布。

3.7.12.2 硬件电路设计指导

图 3-57 JTAG 接口设计应用图



3.7.12.3 接口不使用处理方式

如果该接口的管脚复用为非 JTAG 模式，逻辑不会使用或驱动这些管脚。

如果该接口的管脚复用为 JTAG 模式，管脚处理如表 3-40 所示。

表 3-40 JTAG 接口不使用时管脚处理方式

信号名称	处理方式
TCK	下拉
TRST	下拉
TMS	上拉
TDI	上拉
TDO	悬空

3.7.13 PMBus 接口

PMBus（Power Management Bus）总线是一种用于电源管理的通信协议。使用串行通信方式，基于标准的 I2C 总线协议，允许主控设备通过发送命令和读取响应来监测和控制连接的从设备。PMBus 总线可以用于连接电源管理器，支持电源开关、电压调节、电流监测、温度监测、故障检测等多种功能。AI-P 加速模块芯片提供三路 PMBus

接口，支持PMBus1.2接口标准，向下兼容1.1接口标准。该接口主要用于配置片外PMU器件，调整AI-P 加速模块的供电电压。

3.7.13.1 硬件接口信号描述

表 3-41 AI-P 加速模块 PMBUS 接口信号列表

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BY21	PMBUS_SCL1	Output	1.8V	LVC MOS	OD门(open drain), PMBUS协议的时钟。
BJ20	PMBUS_SDA1	Bidirection	1.8V	LVC MOS	OD门(open drain), PMBUS协议的数据。
BK20	PMBUS_SCL2	Output	1.8V	LVC MOS	OD门(open drain), PMBUS协议的时钟，默认复用为I2C2功能。
BL20	PMBUS_SDA2	Bidirection	1.8V	LVC MOS	OD门(open drain), PMBUS协议的数据。默认复用为I2C2功能。
BM20	PMBUS_SCL3	Output	1.8V	LVC MOS	OD门(open drain), PMBUS协议的时钟。默认复用为I2C3功能。
BN20	PMBUS_SDA3	Bidirection	1.8V	LVC MOS	OD门(open drain), PMBUS协议的数据。默认复用为I2C3功能。
BW18	PMBUS_ALERT0_N	Input	1.8V	LVC MOS	OD门(open drain), PMBUS协议的Alert，低电平有效
BY18	PMBUS_ALERT1_N	Input	1.8V	LVC MOS	OD门(open drain), PMBUS协议的Alert，低电平有效
BJ17	PMBUS_ALERT2_N	Input	1.8V	LVC MOS	OD门(open drain), PMBUS协议的Alert，低电平有效

3.7.13.2 硬件电路设计指导

PMBUS使用标准的I2C接口，请参考图3-44章节。

3.7.13.3 接口不使用处理方式

如果该接口的管脚未复用为PMBUS功能，不使用处理方式按照已复用的功能设计。

如果该接口的管脚复用为PMBUS功能，管脚处理如表3-42所示。

表 3-42 PMBUS 不使用时管脚处理方式

信号名称	处理方式
PMBUS_SCL	下拉
PMBUS_SDA	下拉
PMBUS_ALERT_N	上拉

3.7.14 GPIO 接口

GPIO (General Purpose Input/Output) 为通用输入输出接口，每个管脚可以配置为输入或者输出，这些管脚用于生成或采样特定应用的输入或者输出信号。作为输入管脚时，可作用为中断源；作为输出管脚时，每个GPIO都可以独立的清0或置1。

3.7.14.1 接口特点

AI-P 加速模块芯片共例化9组GPIO接口，理论最多提供可分配GPIO管脚196个，实际可用GPIO管脚数量需根据其他低速接口复用关系确定。

GPIO具有以下特点：

- 每组GPIO接口有独立的地址线和中断线；
- 支持对串行及低于32bit的并行数据总线进行模拟；
- /每个信号有各自的数据寄存器和数据流方向寄存器；
- 上电复位时默认为输入模式；
- 支持初始中断状态查询和屏蔽后中断状态查询；
- 当每一组有多个中断同时发生的时候，将会统一汇集成一个中断进行上报；
- GPIO_INTTYPE_LEVEL（中断类型寄存器）和GPIO_INT_POLARITY（中断触发极性控制寄存器）两个寄存器共同决定了中断源的特性和中断触发类别，中断支持电平和双沿触发；
- GPIO作为输入管脚时，可作为中断源，每个GPIO管脚具有独立的中断控制；
- GPIO作为输入管脚时，GPIO支持滤毛刺功能，可滤除宽度小于2.56μs的脉冲，该功能默认关闭，可通过寄存器GPIO_DEBOUNCE开启和关闭滤毛刺功能；
- GPIO作为输出管脚时，每个GPIO管脚支持独立使能或关闭。

3.7.14.2 硬件接口信号描述

AI-P 加速模块的GPIO接口信号具体如下：

控制器编号	区域	管脚数量	管脚编号	电平类型
GPIO0	PERI	32	GPIO0~31	LVC MOS
GPIO1	PERI	32	GPIO32~63	LVC MOS
GPIO2	PERI	3	GPIO64~66	LVC MOS

控制器编号	区域	管脚数量	管脚编号	电平类型
GPIO3	MEDIA（此区域不可用）	32	GPIO96~127	LVC MOS
GPIO4	HAC	14	GPIO128~141	LVC MOS
GPIO5	AO	32	GPIO160~191	LVC MOS
GPIO6	SILS（此区域不可用）	16	GPIO192~207	LVC MOS
GPIO7	ISP（此区域不可用）	8	GPIO224~231	LVC MOS
GPIO8	AO	27	GPIO256~282	LVC MOS

表 3-43 AI-P 加速模块 GPIO 控制器 0 信号列表

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BR41	GPIO0	Bidirection	1.8V	LVC MOS	通用IO
BN42	GPIO1	Bidirection	1.8V	LVC MOS	通用IO
BP42	GPIO2	Bidirection	1.8V	LVC MOS	通用IO
BR42	GPIO3	Bidirection	1.8V	LVC MOS	通用IO
BT42	GPIO4	Bidirection	1.8V	LVC MOS	通用IO
BR40	GPIO5	Bidirection	1.8V	LVC MOS	通用IO
BT40	GPIO6	Bidirection	1.8V	LVC MOS	通用IO
BU40	GPIO7	Bidirection	1.8V	LVC MOS	通用IO
BV40	GPIO8	Bidirection	1.8V	LVC MOS	通用IO
BY39	GPIO9	Bidirection	1.8V	LVC MOS	通用IO
BY40	GPIO10	Bidirection	1.8V	LVC MOS	通用IO

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BW39	GPIO11	Bidirection	1.8V	LVCMO S	通用IO
BL39	GPIO12	Bidirection	1.8V	LVCMO S	通用IO
BU42	GPIO13	Bidirection	1.8V	LVCMO S	通用IO
BW43	GPIO14	Bidirection	1.8V	LVCMO S	通用IO
BW41	GPIO15	Bidirection	1.8V	LVCMO S	通用IO
BY42	GPIO16	Bidirection	1.8V	LVCMO S	通用IO
BV42	GPIO17	Bidirection	1.8V	LVCMO S	通用IO
BT41	GPIO18	Bidirection	1.8V	LVCMO S	通用IO
BY41	GPIO19	Bidirection	1.8V	LVCMO S	通用IO
BV41	GPIO20	Bidirection	1.8V	LVCMO S	通用IO
BW42	GPIO21	Bidirection	1.8V	LVCMO S	通用IO
BY43	GPIO22	Bidirection	1.8V	LVCMO S	通用IO
BK39	GPIO23	Bidirection	1.8V	LVCMO S	上电Trap管脚, [VRD_STRAP2,VRD_STRAP1,VRD_STRAP0]指示VRD类型: 000: 厂家1 001: 厂家2
BK38	GPIO24	Bidirection	1.8V	LVCMO S	
BL38	GPIO25	Bidirection	1.8V	LVCMO S	
BM38	GPIO26	Bidirection	1.8V	LVCMO S	上电Trap管脚, [GPIO30,GPIO27,GPIO26]指示OS引导方式: 000: eMMC 001: PXE FTP 010: SATA 011: NVMe

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BN38	GPIO27	Bidirection	1.8V	LVCMO S	上电Trap管脚， [GPIO30,GPIO27,GPIO26]指示OS引导方式： 000: eMMC 001: PXE FTP 010: SATA 011: NVMe
BP38	GPIO28	Bidirection	1.8V	LVCMO S	通用IO
BR38	GPIO29	Bidirection	1.8V	LVCMO S	通用IO
BT38	GPIO30	Bidirection	1.8V	LVCMO S	上电Trap管脚， [GPIO30,GPIO27,GPIO26]指示OS引导方式： 000: eMMC 001: PXE FTP 010: SATA 011: NVMe
BV38	GPIO31	Bidirection	1.8V	LVCMO S	通用IO

表 3-44 AI-P 加速模块 GPIO 控制器 1 信号列表

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BW38	GPIO32	Bidirection	1.8V	LVC MOS	通用IO
BY38	GPIO33	Bidirection	1.8V	LVC MOS	通用IO
BR37	GPIO34	Bidirection	1.8V	LVC MOS	通用IO
BT37	GPIO35	Bidirection	1.8V	LVC MOS	通用IO
BU37	GPIO36	Bidirection	1.8V	LVC MOS	通用IO
BV37	GPIO37	Bidirection	1.8V	LVC MOS	通用IO
BW37	GPIO38	Bidirection	1.8V	LVC MOS	通用IO
BY37	GPIO39	Bidirection	1.8V	LVC MOS	通用IO
BY36	GPIO40	Bidirection	1.8V	LVC MOS	通用IO

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BL36	GPIO41	Bidirection	1.8V	LVC MOS	通用IO
BM36	GPIO42	Bidirection	1.8V	LVC MOS	通用IO
BN36	GPIO43	Bidirection	1.8V	LVC MOS	通用IO
BP36	GPIO44	Bidirection	1.8V	LVC MOS	通用IO
BK42	GPIO45	Bidirection	1.8V	LVC MOS	通用IO
BL42	GPIO46	Bidirection	1.8V	LVC MOS	通用IO
BM42	GPIO47	Bidirection	1.8V	LVC MOS	通用IO
BK41	GPIO48	Bidirection	1.8V	LVC MOS	通用IO
BL41	GPIO49	Bidirection	1.8V	LVC MOS	通用IO
BM41	GPIO50	Bidirection	1.8V	LVC MOS	通用IO
BN41	GPIO51	Bidirection	1.8V	LVC MOS	通用IO
BP41	GPIO52	Bidirection	1.8V	LVC MOS	通用IO
BR36	GPIO53	Bidirection	1.8V	LVC MOS	通用IO
BT36	GPIO54	Bidirection	1.8V	LVC MOS	通用IO
BT43	GPIO55	Bidirection	1.8V	LVC MOS	通用IO
BU43	GPIO56	Bidirection	1.8V	LVC MOS	通用IO
BN43	GPIO57	Bidirection	1.8V	LVC MOS	通用IO
BP43	GPIO58	Bidirection	1.8V	LVC MOS	通用IO
BR43	GPIO59	Bidirection	1.8V	LVC MOS	通用IO
BM39	GPIO60	Bidirection	1.8V	LVC MOS	通用IO
BN39	GPIO61	Bidirection	1.8V	LVC MOS	通用IO
BP39	GPIO62	Bidirection	1.8V	LVC MOS	通用IO
BR39	GPIO63	Bidirection	1.8V	LVC MOS	通用IO

表 3-45 AI-P 加速模块 GPIO 控制器 2 信号列表

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BT39	GPIO64	Bidirection	1.8V	LVC MOS	通用IO
BU39	GPIO65	Bidirection	1.8V	LVC MOS	通用IO
BV39	GPIO66	Bidirection	1.8V	LVC MOS	通用IO

表 3-46 AI-P 加速模块 GPIO 控制器 4 信号列表

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BW17	GPIO128	Bidirection	1.8V	LVC MOS	通用IO
BY17	GPIO129	Bidirection	1.8V	LVC MOS	通用IO
BJ16	GPIO130	Bidirection	1.8V	LVC MOS	通用IO
BK16	GPIO131	Bidirection	1.8V	LVC MOS	通用IO
BL16	GPIO132	Bidirection	1.8V	LVC MOS	通用IO
BM16	GPIO133	Bidirection	1.8V	LVC MOS	通用IO
BN16	GPIO134	Bidirection	1.8V	LVC MOS	通用IO
BP16	GPIO135	Bidirection	1.8V	LVC MOS	通用IO
BR16	GPIO136	Bidirection	1.8V	LVC MOS	UART1 接收数据。
BT16	GPIO137	Bidirection	1.8V	LVC MOS	UART1 发送数据。
BU16	GPIO138	Bidirection	1.8V	LVC MOS	UART2 接收数据。
BV16	GPIO139	Bidirection	1.8V	LVC MOS	UART2 发送数据。
BW16	GPIO140	Bidirection	1.8V	LVC MOS	通用IO
BY16	GPIO141	Bidirection	1.8V	LVC MOS	通用IO

表 3-47 AI-P 加速模块 GPIO 控制器 5 信号列表

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BT23	GPIO160	Input	1.8V	LVC MOS	上电trap管脚，bootrom用于判断Flash工作频率，默认为50Mhz 0: 50MHz

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BU23	GPIO161	Input	1.8V	LVC MOS	上电Trap管脚，CHIPID。 (单片模式必须配置为0) 0: CHIP0/主片 1: CHIP1/从片
BV23	GPIO162	Input	1.8V	LVC MOS	上电Trap管脚，Flash软件用来区分1P或2P模式： 0: 1P模式 1: 2P模式
BW23	GPIO163	Bidirection	1.8V	LVC MOS	上电Trap管脚，需上拉至1.8V电源。
BY23	GPIO164	Bidirection	1.8V	LVC MOS	上电Trap管脚，
BJ22	GPIO165	Bidirection	1.8V	LVC MOS	[BOOT_MD2,BOOT_MD1]指示启动镜像加载模式： 00: SPI Flash 01: UFS 10: PCIe 11: No use
BK22	GPIO166	Bidirection	1.8V	LVC MOS	上电Trap管脚，RC/EP模式选择： 0: RC模式 1: EP模式
BL25	GPIO167	Bidirection	1.8V	LVC MOS	通用IO
BT25	GPIO168	Bidirection	1.8V	LVC MOS	通用IO

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BU25	GPIO169	Bidirection	1.8V	LVC MOS	prob_sel上电trap管脚，trap值决定是否将内部观测信号输出到IO： 0: no probe 1: probe
BK25	GPIO170	Bidirection	1.8V	LVC MOS	通用IO
BK24	GPIO171	Bidirection	1.8V	LVC MOS	通用IO
BL24	GPIO172	Bidirection	1.8V	LVC MOS	通用IO
BM24	GPIO173	Bidirection	1.8V	LVC MOS	通用IO
BV21	GPIO174	Bidirection	1.8V	LVC MOS	UART0 接收数据，调试及系统打印专用。
BW21	GPIO175	Bidirection	1.8V	LVC MOS	UART0 发送数据，调试及系统打印专用。
BY21	GPIO176	Bidirection	1.8V	LVC MOS	通用IO
BJ20	GPIO177	Bidirection	1.8V	LVC MOS	通用IO
BK20	GPIO178	Bidirection	1.8V	LVC MOS	通用IO
BL20	GPIO179	Bidirection	1.8V	LVC MOS	通用IO
BM20	GPIO180	Bidirection	1.8V	LVC MOS	通用IO
BN20	GPIO181	Bidirection	1.8V	LVC MOS	通用IO
BN24	GPIO182	Bidirection	1.8V	LVC MOS	通用IO
BP24	GPIO183	Bidirection	1.8V	LVC MOS	通用IO
BP20	GPIO184	Bidirection	1.8V	LVC MOS	通用IO
BR20	GPIO185	Bidirection	1.8V	LVC MOS	通用IO

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BT20	GPIO186	Bidirection	1.8V	LVC MOS	上电Trap管脚，用于指示eMMC接口对接的器件类型，RC场景需下拉至GND，EP场景需上拉至1.8V电源。 0: eMMC板载颗粒 1: EP模式配置为高，不使用eMMC
BU20	GPIO187	Bidirection	1.8V	LVC MOS	上电Trap管脚，BOOTROM使用，需上拉至1.8V电源。
BV20	GPIO188	Bidirection	1.8V	LVC MOS	通用IO
BW20	GPIO189	Bidirection	1.8V	LVC MOS	通用IO
BY20	GPIO190	Bidirection	1.8V	LVC MOS	通用IO
BJ19	GPIO191	Bidirection	1.8V	LVC MOS	通用IO

表 3-48 AI-P 加速模块 GPIO 控制器 8 信号列表

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BK19	GPIO256	Bidirection	1.8V	LVC MOS	通用IO
BL19	GPIO257	Bidirection	1.8V	LVC MOS	通用IO
BM19	GPIO258	Bidirection	1.8V	LVC MOS	通用IO，双P模式下用于HCCS初始化。
BN19	GPIO259	Bidirection	1.8V	LVC MOS	通用IO，用于PCIe外设复位的输出管脚。
BP19	GPIO260	Bidirection	1.8V	LVC MOS	通用IO

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BR19	GPIO261	Bidirection	1.8V	LVC MOS	通用IO
BT19	GPIO262	Bidirection	1.8V	LVC MOS	通用IO
BU19	GPIO263	Bidirection	1.8V	LVC MOS	通用IO
BV19	GPIO264	Bidirection	1.8V	LVC MOS	通用IO
BY19	GPIO265	Bidirection	1.8V	LVC MOS	通用IO
BR18	GPIO266	Bidirection	1.8V	LVC MOS	通用IO
BT18	GPIO267	Bidirection	1.8V	LVC MOS	通用IO
BV18	GPIO268	Bidirection	1.8V	LVC MOS	通用IO
BW18	GPIO269	Bidirection	1.8V	LVC MOS	通用IO
BY18	GPIO270	Bidirection	1.8V	LVC MOS	通用IO
BJ17	GPIO271	Bidirection	1.8V	LVC MOS	通用IO
BK17	GPIO272	Bidirection	1.8V	LVC MOS	通用IO
BL17	GPIO273	Bidirection	1.8V	LVC MOS	通用IO
BM17	GPIO274	Bidirection	1.8V	LVC MOS	通用IO
BN17	GPIO275	Bidirection	1.8V	LVC MOS	上电Trap管脚，需下拉至GND。
BP17	GPIO276	Bidirection	1.8V	LVC MOS	通用IO
BR17	GPIO277	Bidirection	1.8V	LVC MOS	通用IO
BT17	GPIO278	Bidirection	1.8V	LVC MOS	通用IO 作为外部唤醒中断，占用独立的中断号。中断需要ms级滤毛刺处理。
BU17	GPIO279	Bidirection	1.8V	LVC MOS	通用IO 作为外部唤醒中断，占用独立的中断号。中断需要ms级滤毛刺处理。

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
BV17	GPIO280	Bidirection	1.8V	LVC MOS	通用IO 作为外部唤醒中断，占用独立的中断号。中断需要ms级滤毛刺处理。
BL22	GPIO281	Bidirection	1.8V	LVC MOS	通用IO
BM22	GPIO282	Bidirection	1.8V	LVC MOS	通用IO

 说明

- 所有GPIO管脚在使用前需确认是否在其他功能复用，可通过对应管脚序号进行区分。
- GPIO接口配置信息详见《AI-P 加速模块 驱动开发指南（RC场景）》。
- 多个高优先级中断建议放在不同的GPIO组中，用以保证中断信号的及时性。

3.7.14.3 接口不使用处理方式

GPIO接口如不使用，且复用功能也不使用，管脚悬空即可。

3.7.15 SATA 及 xGE 点灯接口（EP 形态不涉及）

AI-P 加速模块提供4路SATA Activity状态指示灯控制信号，分别对应SATA控制器的4个PORT。当SATA*_LED管脚输出高电平，LED导通，LED灯亮；当SATA*_LED管脚输出低电平，LED不导通，LED灯灭。

AI-P 加速模块的xGE网口可提供8个点灯管脚，用来指示网口工作状态，分别对应网口0~3。其中连接状态指示灯为长电平，Activity状态分为Normal模式和Traffic模式：

- 在Normal模式下，以167ms为一个周期，当有数据流时，亮半个周期；
- 在Traffic模式下，以5.2ms为一个周期，当有数据流时，亮一个整周期。

3.7.15.1 硬件接口信号描述

表 3-49 AI-P 加速模块 SATA LED 接口信号列表

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
N43	SATASATA_LED D	Output	1.8V	LVC MOS	SATA PORT0 Activity LED点灯信号。
P43	SATA1_LED	Output	1.8V	LVC MOS	SATA PORT1 Activity LED点灯信号。

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
M44	SATA2_LED	Output	1.8V	LVC MOS	SATA PORT2 Activity LED点灯信号。
N44	SATA3_LED	Output	1.8V	LVC MOS	SATA PORT3 Activity LED点灯信号。

表 3-50 AI-P 加速模块 xGE 网口 LED 接口信号列表

管脚序号	信号名称	信号方向	信号电平	电平类型	用途/描述
N40	XGE0_LED0	Output	1.8V	LVC MOS	xGE0连接状态，常亮。
P40	XGE0_LED1	Output	1.8V	LVC MOS	xGE 0 Activity状态，无业务时常亮，有业务时闪烁。
N41	XGE1_LED0	Output	1.8V	LVC MOS	xGE1连接状态，常亮。
P41	XGE1_LED1	Output	1.8V	LVC MOS	xGE 1 Activity状态，无业务时常亮，有业务时闪烁。
M42	XGE2_LED0	Output	1.8V	LVC MOS	xGE2连接状态，常亮。
N42	XGE2_LED1	Output	1.8V	LVC MOS	xGE 2 Activity状态，无业务时常亮，有业务时闪烁。
P42	XGE3_LED0	Output	1.8V	LVC MOS	xGE3连接状态，常亮。
M43	XGE3_LED1	Output	1.8V	LVC MOS	xGE 3 Activity状态，无业务时常亮，有业务时闪烁。

3.7.15.2 硬件电路设计指导

如下图所示典型应用：当LED管脚输出高电平，LED导通，LED灯亮起；当LED管脚输出低电平，LED关断，LED灯熄灭；

图 3-58 SATA_LED 指示灯控制应用图




图 3-59 xGE_LED 指示灯控制应用图




表 3-51 SATA_LED Activity 状态指示灯说明表

SATA_LED Activity指示灯状态	状态说明
常亮	表示硬盘运转正常。
闪烁	表示硬盘正在读写。
熄灭	表示无硬盘或硬盘未启动。

表 3-52 xGE_LED Activity 状态指示灯说明表

xGE_LED Activity指示灯状态	状态说明
常亮	无业务交互。
闪烁	正常业务，输出传输。

3.7.15.3 接口不使用处理方式

SATA接口LED指示灯及xGE接口LED指示灯管脚如不使用，且复用功能也不使用，管脚悬空即可。

4 单板硬件应用关键约束

- 4.1 概述
- 4.2 电源设计约束
- 4.3 硬件配置管脚设计约束
- 4.4 时钟及复位设计约束
- 4.5 DDR接口设计约束
- 4.6 SerDes接口设计约束
- 4.7 eMMC接口设计约束
- 4.8 CAN-FD接口设计约束
- 4.9 SPMI接口设计约束
- 4.10 SGPIO接口设计约束
- 4.11 I2C接口设计约束
- 4.12 SPI接口设计约束
- 4.13 UART接口设计约束
- 4.14 SFC接口设计约束
- 4.15 PWM接口设计约束
- 4.16 MDIO接口设计约束
- 4.17 JTAG接口设计约束
- 4.18 PMBUS接口设计约束
- 4.19 GPIO接口设计约束
- 4.20 SATA及xGE点灯接口设计约束

4.1 概述

在使用AI-P 加速模块进行单板硬件设计时，需满足对应接口的硬件设计约束，接口限制类设计约束通常无法通过软件方式规避，为避免因硬件设计而导致出现改板问题，单板硬件设计前需充分了解各个接口的关键设计约束。

4.2 电源设计约束

1. 电源时序必须满足AI-P 加速模块上下电时序要求，具体时序控制电路需参考原理图参考设计；
2. 上下电控制方式通过使能PMU_PW_EN管脚实现；
3. 单板方案设计时必须添加过温下电控制电路，通过UHT_ALARM管脚触发下电；
4. 方案设计时必须按3.7.6 I2C接口要求添加功率检测电路，在功率超出预设门限后触发EDP功能；
5. 初版的电源设计，PMU部分应完全按照参考设计进行打板。确保启动无问题。优化可在后续版本持续进行。
6. PMU的BUCK电路输出电感，选型时需要选择饱和额定电流大于等于5.5A的电感。
7. 功率采样信号为特殊敏感信号，在PCB设计时需要严格按照如下PCB设计约束进行布局布线设计：
 - 功率采样信号IN+和IN-需从采样电阻内侧打孔走线，采样点选取在采样电阻中间；
 - 采样电阻尽可能靠近功率检测芯片采样信号管脚放置；
 - 使用开尔文连接将功率采样信号IN+和IN-连接到采样电阻，按照伪差分信号进行PCB走线设计；
 - 功率采样信号IN+和IN-走线需远离电源平面及其过孔、功率GND过孔、SW/Phase过孔、高速信号、磁性器件等干扰源30mil以上；
 - 功率采样信号IN+和IN-需内层走线，且保证相邻上下层有完整的参考地平面；
 - 从采样点到功率检测芯片输入端之间，功率采样信号IN+和IN-禁止与走线路径上的同名网络发生任何连接。

4.3 硬件配置管脚设计约束

1. ADC Board Type在硬件设计时必须配置，且仅有200~217和220可用，具体配置类型可参考配置说明；
2. ADC Board Type的上下拉电阻值按照分压电阻值推荐进行选型，上拉电源网络需使用PMU芯片的VOUT8_1V8；
3. Trap管脚配置不准确可能导致单板无法启动，需严格按照管脚描述进行设计，可根据不同产品形态选择对应的配置方式，如有疑问请联系技术人员确认。

4.4 时钟及复位设计约束

1. 在双P场景下38.4MHz时钟禁止使用一驱多方式，主从PMU芯片的38.4MHz时钟需单独使用晶振提供；

-
2. 在双P场景下，主从芯片的参考时钟需要做同源处理；
 3. 提供的时钟源电平类型必须与芯片要求时钟电平一致，如电平类型不一致需增加电平匹配电路；
 4. POR_N复位管脚必须上拉至DVDD_1V8电源网络；
 5. RC模式下M2_PERST_N作为AI-P 加速模块的外部复位管脚；
 6. 双P场景下，主片的M2_PERST_N作为外部复位输入，从片的M2_PERST_N由主片的RST_DEV_OUT_N触发；
 7. 复位拓扑设计需严格按照参考设计进行开发，如有特殊应用场景请联系技术人员获取支持。

4.5 DDR 接口设计约束

1. DDRC每4个通道为一组，通道使用必须严格按照原理图参考设计执行，不能更改所用通道；
2. ZCOMP管脚需要接240Ω精度±1%的电阻；
3. DQ/DM和DQS之间的skew需要小于37ps；
4. CK和DQS之间skew要满足在1/2T以内；
5. CA、CS、CK之间skew要满足小于50ps；
6. 要满足DHA和其他模块的约束（比如DHA的mirror约束等）；
7. LPDDR4x PHY上下电顺序：
 - 上电顺序VDDIO要求：VDD(0.75v)->VDDIO(1.1v)->AVDD_PLL(1.2v)；下电顺序：AVDD_PLL(1.2v)->VDDIO(1.1v)->VDD(0.75v)；
 - 上电顺序VDDQ要求：VDD(0.75v)->VDDIO(1.1v)>VDDQ(0.6v)->AVDD_PLL(1.2v)；下电顺序：AVDD_PLL(1.2v)->VDDQ(0.6v)>VDDIO(1.1v)->VDD(0.8v)；
8. LPDDR5 PHY上下电顺序：
 - 上电顺序VDDIO要求：VDD(0.75v)->VDDIO(1.05v)->AVDD_PLL(1.2v)；下电顺序：AVDD_PLL(1.2v)->VDDIO(1.05v)->VDD(0.75v)；
 - 上电顺序VDDQ要求：VDD(0.75v)->VDDIO(1.05v)>VDDQ(0.5v)->AVDD_PLL(1.2v)；下电顺序：AVDD_PLL(1.2v)->VDDQ(0.5v)>VDDIO(1.05v)->VDD(0.75v)；
9. DDR走线需严格按照参考设计布线，如无法保持一致请联系技术人员获取支持。

4.6 SerDes 接口设计约束

1. M0和M1只能复用为HCCS，用于双P场景下芯片互联，不支持对接任何外设，在RC模式下管脚悬空处理；
2. M2只支持复用为PCIe，可用于对接PCIe设备（RC模式）或主机（EP模式）；
3. M3可支持复用为PCIe和xGE，如需使用PXE制卡功能，必须将M3复用为xGE，且M3的Lan0需要外接PHY芯片对外出千兆网口，PHY地址需要配置为001；
4. SerDes配置需严格按照Board Type提供的配置进行设计，Board Type值必须与SerDes配置对应；
5. PCIe的耦合电容要放在发送侧，耦合电容大小为176nF到265nF，建议使用200nF；

-
6. SATA分别在接收端和发送端放置耦合电容，电容大小不超过12nF，建议使用10nF；
 7. 应用于SGMII模式时，在接收端放耦合电容，建议使用10nF；
 8. 应用于以太网模式时，在接收端放耦合电容，建议不超过4.7nF；
 9. HCCS应用于板内互连场景时不需要外接耦合电容；HCCS应用于跨板互连场景时建议在发送侧放置100nF的耦合电容。

4.7 eMMC 接口设计约束

1. eMMC接口电压值为1.8V，EMMC_DATA[7:0]和EMMC_CMD信号都需要上拉至PMU的OUT3_1V8_EMMC电源网络；
2. EMMC_CLK需要添加10Kohm电阻下拉至GND；
3. 所有信号线必须在靠近eMMC颗粒端添加串阻，用于调节信号时序；
4. eMMC颗粒的1.8V供电需要使用PMU芯片的OUT_1V8_EMMC电源输出，3.3V供电需要使用PMU芯片的VOUT16_2V95电源输出；
5. eMMC颗粒的RST信号需要连接到AI-P 加速模块的RST_DEV_OUT_N信号。

4.8 CAN-FD 接口设计约束

- 1、CAN5、CAN13接口不支持使用，单板设计时需要将管脚悬空；
- 2、CAN接口对外使用时需要添加共模电感用于调节EMI测试结果，出于成本考虑可同时预留0ohm电阻，根据实际测试结果选择选焊方案。

4.9 SPMI 接口设计约束

1. SPMI接口仅用于连接AI-P 加速模块专用PMU芯片，不能用于对接其他外设；
2. 单板硬件设计时，需要在AI-P 加速模块和PMU芯片两侧同时预留串阻，需要在靠近PMU芯片端预留1Mohm下拉电阻。

4.10 SGPIO 接口设计约束

1. SGPIO接口仅支持1.8V电平，如需对接3.3V设备必须使用电平转换芯片；
2. SGPIO接口所有信号都是OD类型，需要添加上拉电阻。

4.11 I2C 接口设计约束

1. I2C6、I2C7、I2C8、I2C9为ISP专用I2C接口，单板设计时不支持使用；
2. I2C10为HISS专用I2C接口，只能用于对接TPM安全模块，不能作为通用I2C接口使用。

4.12 SPI 接口设计约束

1. SPI4接口为HISS区专用，只能用于连接TPM安全模块，不能用作通用SPI接口；

-
2. 需使用SPI接口对接MCU的设计场景下，SPI5用作连接MCU主SPI接口，SPI6用作连接MCU从SPI接口；
 3. SPI接口CLK、CS信号需要添加上拉电阻。

4.13 UART 接口设计约束

1. UART5~8位于芯片Safety区域，禁止用作通用UART接口。
2. UART0接口仅用于调试和系统串口打印，单板设计时必须接出，且不能用作其他功能。
3. UART3和UART4接口支持4线模式，同时兼容两线模式，设计时需要添加上拉电阻。

4.14 SFC 接口设计约束

1. SFC接口在50MHz频点的场景下禁止使用电平转换器件；
2. Flash型号请与技术人员确认，未适配型号可能导致无法启动。

4.15 PWM 接口设计约束

1. PWM信号走线不能超过15inch，在PCB走线时需要避开高噪声信号；
2. 在使用PWM接口使能风扇设计中，必须增加过流保护电路，防止风扇故障损坏单板。

4.16 MDIO 接口设计约束

1. MDC信号需要添加下拉电阻，MDIO信号需要添加上拉电阻；
2. xGE0的PHY ADDR需要配置为1，只能连接到MDIO0；
3. MDIO的管脚电平为1.8V，对端PHY如果不支持1.8V电平则需要进行电平转换；
4. 每个MDIO接口最多只能接5个PHY器件，且同一MDIO接口下挂的PHY器件地址不能有重复；
5. MDIO接口下挂的PHY器件地址不能配置为000。

4.17 JTAG 接口设计约束

1. JTAG信号需要内层走线，并预留串阻，默认选焊不上件；
2. TDI信号需要添加上拉电阻，以确保在没有输入信号的情况下，TDI信号处于高电平状态；
3. TDO信号通常不需要上拉电阻，如果走线距离过长，可预留上拉电阻用于增强驱动能力；
4. TMS信号需要添加上拉电阻，以确保在没有输入信号的情况下，TMS信号处于高电平状态；
5. TCK信号需要添加下拉电阻，确保在没有时钟输出的情况下，TCK管脚状态为低电平；
6. TRST信号需要添加下拉电阻，默认处于解复位状态。

4.18 PMBUS 接口设计约束

1. PMBUS接口底层基于I2C协议，设计时必须添加上拉电阻。

4.19 GPIO 接口设计约束

1. GPIO控制器3（GPIO96~127）位于芯片MEDIA区域，禁止用作通用GPIO；
2. GPIO控制器6（GPIO192~207）位于芯片SILS区域，禁止用作通用GPIO；
3. GPIO控制器7（GPIO224~231）位于芯片ISP区域，禁止用作通用GPIO。

4.20 SATA 及 xGE 点灯接口设计约束

1. SATA状态指示灯信号与SATA信号Port有强对应关系，硬件设计时需严格按照对应关系连接。

5 PCB 设计

- 5.1 概述
- 5.2 DDR接口
- 5.3 PCIe接口
- 5.4 HCCS接口
- 5.5 xGE接口
- 5.6 SATA接口
- 5.7 时钟接口
- 5.8 eMMC接口
- 5.9 I2C接口
- 5.10 SPI接口
- 5.11 SFC接口
- 5.12 SPMI接口
- 5.13 MDIO接口
- 5.14 其他低速接口

5.1 概述

PCB设计是单板硬件开发中的一个重要环节，在使用AI-P 加速模块进行产品设计时，需根据不同接口满足对应的阻抗控制及布线要求。

⚠ 注意

为减少DDR模组焊接相关问题，需要对钢网进行优化，钢网相关数据如下：

- NPU钢网数据如图5-1所示。该尺寸钢网需配合缓冲片使用，缓冲片位置如图5-2所示。三角形缓冲片尺寸：1.99mm*1.99mm*/T0.33mm；材质：洋白铜。
- PMU钢网尺寸：10mil方形，0.1mm厚度。
- LPDDR4钢网尺寸：0.3mm方形，0.1mm厚度。

图 5-1 NPU 钢网





图 5-2 缓冲片位置



5.2 DDR 接口

表 5-1 LPDDR4x 接口 PCB 设计要求

项目	设计要求	说明
工作模式/最高频率	LPDDR4x: 4266Mbps。	-
特征阻抗	DQ: 42.5ohm, $\pm 10\%$ 。 CA: 42.5ohm, $\pm 10\%$ 。 DQS: 差分 (85ohm), $\pm 10\%$ 。 CK: 差分(85ohm), $\pm 10\%$ 。	-
布线长度	参考SI时域仿真结果。	-

项目	设计要求	说明
布线等长要求	(1) CK/DQS差分对内控制等长 ($\pm 5\text{mil}$)。 (2) DQ bytelane内部DQ to DQS skew不超过 $\pm 37\text{ps}@4266\text{Mbps}$(含pin delay)。 (3) DQ bytelane之间无约束。 (4) CA/CS/CKE/CK之间skew不超过50ps。 (5) DQS和CK约束线长差异在1/2T以内 (含Package内部走线)。	-
建议布线要求	(1) ZQ板级走线尽量短, DC 阻抗小于100mohm; 外接电阻240ohm电阻精度1%, 上拉到VDDQ。 (2) DDR信号与其他接口信号之间加地隔离。 (3) DDR信号大孔旁边伴随地大孔。 (4) 保证完整参考平面, 信号线不能跨平面。	-

表 5-2 LPDDR5 接口 PCB 设计要求




项目	设计要求	说明
工作模式/最高频率	LPDDR5: 5500Mbps	-
特征阻抗	DQ: $42.5 \pm 10\% \text{ohm}$ CA: $42.5 \pm 10\% \text{ohm}$ RDQS: 差分 (85) $\pm 10\% \text{ohm}$ WCK: 差分 (85) $\pm 10\% \text{ohm}$ CK: 差分(85) $\pm 10\% \text{ohm}$	-
布线长度	参考SI时域仿真结果。	-





项目	设计要求	说明
布线等长要求	(1) CK/DQS差分对内控制等长 ($\pm 5\text{mil}$) ; (2) DQ bytelane内部 DQ to DQS skew不超过 $\pm 25\text{ ps}@6400\text{Mbps}$ (含 pin delay); (3) DQ bytelane之间无约束; (4) CA/CS/CKE/CK之间 skew不超过50ps; (5) DQS和CK约束线长差异在1/2T以内 (含 PKG) ;	-
建议布线要求	(1) ZQ板级走线尽量短, DC阻抗小于100mohm; 外接电阻240ohm电阻精度1%, 上拉到VDDQ; (2) DDR信号与其他接口信号之间加地隔离; (3) DDR信号大孔旁边伴随地大孔; (4) 保证完整参考平面, 信号线不能跨平面	-

5.3 PCIe 接口

表 5-3 PCIe 接口 PCB 设计要求


项目	设计要求	说明
工作模式/最高频率	2.5Gbps/5Gbps/8Gbps/16Gbps。	-
拓扑结构	点对点。	-
特征阻抗	差分90ohm, $\pm 10\%$ 。	-
参考面	参考地平面、无跨分割。	-
差分对间距	建议4H。	H为参考平面介质厚度。






项目	设计要求	说明
布线建议要求	(1) 差分信号尽量走在内层周围包地，上下相邻层有完整参考地。 (2) TX与RX尽量分层走线，如果在同一层走线，TX/RX差分对之间必须包地隔离开，要求TX到RX之间的线间距达到6H (H: 介质厚度)。 (3) 任意TX或者RX信号所受到的所有串扰和要求小于1.5mV@8GHz, 2mV@16GHz。	H为参考平面介质厚度。
布线长度	全链路插损 < -28dB/8GHz。	实际请板级考虑高低温对插损的影响。
布线等长要求	(1) 差分对内保证等长(±5mil)。 EP: 板级误差2.5mil; RC: 板级误差5mil。 (2) TX差分对之间, skew要求小于200ps。 (3) RX差分对之间, skew要求小于200ps。 (4) TX/RX对间不要求等长。	-
差分对内skew补偿	如右图。	
回流地孔	换层处添加回流地孔，信号孔对称布局。	
过孔数量	≤2个。	-
信号过孔阻抗连续性	右图为参考板反焊盘尺寸，建议用户根据实际板材和层叠通过仿真确定。	

项目	设计要求	说明
信号过孔STUB长度	≤16mil。	
信号过孔非功能焊盘	去除非功能焊盘。	
AC耦合电容	建议TX靠近芯片放置，RX靠近对端放置。	-
AC耦合电容阻抗连续性	右图为参考板优化方式，建议根据层叠，电容封装，板材通过仿真决定。	 参考：0402电容
连接器焊盘阻抗连续性	右图为参考板优化方式，建议根据层叠，电容封装，板材通过仿真决定。	

5.4 HCCS 接口



表 5-4 HCCS 接口 PCB 设计要求





项目	设计要求	说明
工作模式/最高频率	24Gbps。	-
拓扑结构	点对点。	-
特征阻抗	差分85ohm，±10%。	-
参考面	参考地平面、无跨分割。	-
差分对间距	建议4H。	H为参考平面介质厚度。
布线建议要求	（1）差分信号尽量走在内层周围包地，上下相邻层有完整参考地。 （2）TX与RX尽量分层走线，如果在同一层走线，TX/RX差分对之间必须包地隔离开，要求TX到RX之间的线间距达到6H（H：介质厚度）。 （3）任意TX或者RX信号所受到的所有串扰和要求小于1.5mV@8GHz，2mV@16GHz。	H为参考平面介质厚度。
布线长度	全链路插损 < -36dB/32Gbps。	实际请板级考虑高低温对插损的影响。
布线等长要求	（1）差分对内保证等长(±5mil)。 （2）差分对间ball 2 ball skew要求小于170ps。	-
回流地孔	换层处添加回流地孔，信号孔对称布局。	
过孔数量	≤2个。	-

项目	设计要求	说明
信号过孔阻抗连续性	右图为参考板反焊盘尺寸，建议用户根据实际板材和层叠通过仿真确定。	
信号过孔STUB长度	≤16mil。	
信号过孔非功能焊盘	去除非功能焊盘。	
AC耦合电容	建议TX靠近芯片放置，RX靠近对端放置。	-
AC耦合电容阻抗连续性	右图为参考板优化方式，建议根据层叠，电容封装，板材通过仿真决定。	  参考：0402电容
连接器焊盘阻抗连续性	右图为参考板优化方式，建议根据层叠，电容封装，板材通过仿真决定。	 

5.5 xGE 接口



表 5-5 xGE 接口 PCB 设计要求





项目	设计要求	说明
工作模式/最高频率	10Gbps/lane。	-
拓扑结构	点对点。	-
特征阻抗	差分90ohm，±10%。	-
参考面	参考地平面、无跨分割。	-
差分对间距	建议4H。	H为参考平面介质厚度。
布线建议要求	（1）差分信号尽量走在内层周围包地，上下相邻层有完整参考地。 （2）TX与RX尽量分层走线，如果在同一层走线，TX/RX差分对之间必须包地隔离开，要求TX到RX之间的线间距达到6H（H：介质厚度）。 （3）任意TX或者RX信号所受到的所有串扰和要求小于1.5mV@8GHz，2mV@16GHz。	H为参考平面介质厚度。
布线长度	全链路插损 < -16.6dB @ 5GHz。	实际请板级考虑高低温对插损的影响。
布线等长要求	（1）差分对内保证等长（±5mil）。 （2）差分对间无约束。	-
回流地孔	换层处添加回流地孔，信号孔对称布局。	
过孔数量	≤2个。	-
信号过孔阻抗连续性	右图为参考板反焊盘尺寸，建议用户根据实际板材和层叠通过仿真确定。	

项目	设计要求	说明
信号过孔STUB长度	≤16mil。	
信号过孔非功能焊盘	去除非功能焊盘。	
AC耦合电容	建议TX靠近芯片放置，RX靠近对端放置。	-
AC耦合电容阻抗连续性	右图为参考板优化方式，建议根据层叠，电容封装，板材通过仿真决定。	 参考：0402电容
连接器焊盘阻抗连续性	右图为参考板优化方式，建议根据层叠，电容封装，板材通过仿真决定。	

5.6 SATA 接口

表 5-6 SATA 接口 PCB 设计要求

项目	设计要求	说明
工作模式/最高频率	1.5Gbps/3Gbps/6Gbps。	-
拓扑结构	点对点。	-
特征阻抗	差分90ohm，±10%。	-
参考面	参考地平面、无跨分割。	-
差分对间距	建议4H。	H为参考平面介质厚度。
建议布线要求	（1）差分信号尽量走在内层周围包地，并上下相邻层有完整参考地。 （2）TX与RX尽量分层走线，如果在同一层走线，TX/RX差分对之间必须包地隔离开，要求TX到RX之间的线间距达到6H。 （3）任意TX或者RX信号所受到的所有串扰和要求小于1.5mV@8GHz，2mV@16GHz。	H为参考平面介质厚度。
布线等长要求	（1）差分对内保证等长(±5mil)。 （2）ball2ball走线延时控制在4ns内。	-
回流地孔	换层处添加回流地孔，信号孔对称布局。	
过孔数量	≤2个或者≤4个（带电容）。	-
信号过孔阻抗连续性	右图为参考板反焊盘尺寸，建议用户根据实际板材和层叠通过仿真确定。	


项目	设计要求	说明
信号过孔STUB长度	≤16mil。	
信号过孔非功能焊盘	去除非功能焊盘。	
AC耦合电容	建议TX靠近芯片放置，RX靠近对端放置。	-
AC耦合电容阻抗连续性	右图为参考板优化方式，建议根据层叠、电容封装以及板材仿真确定。	 参考：0402电容
连接器焊盘阻抗连续性	右图为参考板优化方式，建议根据层叠、电容封装以及板材仿真确定。	

5.7 时钟接口

表 5-7 时钟接口 PCB 设计要求

项目	设计要求	说明
特征阻抗	差分阻抗90ohm，±10%。	-
拓扑结构	点对点。	-
走线长度	时钟芯片尽量靠近AI-P 加速模块放置，保证线长最短，实际线长约束根据外接时钟芯片驱动能力决定。	走线长度小于1.5inch。
布线要求	参考时钟信号四周包地处理，均匀打过孔与地平面连接，晶体外壳良好接地。	不要跨参考层分割，距离参考层平面边缘3H（H为参考平面介质厚度）以上，与电源等信号隔离开。
差分对内等长	±5mil，同层，等长，对称。	-

图 5-3 晶体布局布线参考



5.8 eMMC 接口

表 5-8 eMMC 接口 PCB 设计要求

项目	设计要求	说明
工作模式/最高频率	52/104/200Mbps。	-
拓扑结构	点对点。	-
特征阻抗	40~50ohm。	-
走线长度	< 5inch (包含pin delay) 。	-
参考面	参考地平面、无跨分割。	-
等长要求	无严格等长约束，eMMC所有信号一起走线。	-
建议布线要求	建议与其他接口信号包地隔离。	-
时序控制	EMMC_DATA[0:7]、EMMC_CMD、EMMC_DS的线长以EMMC_CLK的线长为基准，误差控制在±150mil以内。	-
串阻要求	EMMC_CLK、EMMC_DATA[0:7]、EMMC_CMD、EMMC_DS链路上串联电阻，靠近eMMC颗粒管脚放置，电阻值根据SI仿真与信号实测确定。	-

eMMC 硬件 PCB 设计指导

eMMC通过1根时钟信号线、1根双向命令信号线和8根双向数据信号线与卡设备对接来完成命令与数据的交互。命令信号、数据信号均工作在上拉模式。上拉电阻参数及各信号线负载电容限制如表5-9所示。

表 5-9 信号线负载参数

参数	最小值	最大值	描述
R _{DAT} 、R _{CMD}	10kΩ	100kΩ	上拉电阻。
负载容抗C _x	-	30pF	负载电容C _x =C _{eMMChost} +C _{bus} +C _{card} 。每张卡最大负载电容C _{card} 为6pF。
信号线感抗	-	16nH	Fpp 20MHz。

5.9 I2C 接口

表 5-10 I2C 接口 PCB 设计要求

项目	设计要求	说明
工作模式/最高频率	100kHz/400kHz。	-
特征阻抗	40~50ohm。	-
等长要求	信号一起走线，无严格等长约束。	-
拓扑	点对点/菊花链。	-
走线长度	无严格等长约束，同一组信号一起走线。	-

5.10 SPI 接口

表 5-11 SPI 接口 PCB 设计要求

项目	设计要求	说明
工作模式/最高频率	25MHz。	-
特征阻抗	40~50ohm。	-
拓扑结构	点对点。	-
走线长度	SPI4<10inch， 其他走线长度 < 17 inch。	-

5.11 SFC 接口

表 5-12 SFC 接口 PCB 设计要求

项目	设计要求	说明
工作模式/最高频率	50MHz。	-
特征阻抗	40~50ohm。	-
拓扑结构	点对点。	-
走线长度	< 6 inch（实际单板超过线长请仿真评估）。	-

5.12 SPMI 接口

表 5-13 SPMI 接口 PCB 设计要求

项目	设计要求	说明
工作模式/最高频率	25MHz。	-
特征阻抗	40~50ohm。	-
布线长度	< 6 inch（实际单板超过线长请仿真评估）。	-
布线等长要求（基板+PCB）	无严格等长约束，SPMI_CLK/DATA一起走线。	-
建议布线要求	建议SPMI_CLK/DATA走线包地处理。	-

5.13 MDIO 接口

表 5-14 MDIO 接口 PCB 设计要求

项目	设计要求	说明
工作模式/最高频率	12.5MHz(typ:2.5MHz)。	-
特征阻抗	40~50ohm。	-
布线长度	< 15 inch（实际单板超过线长请仿真评估）。	-
布线等长要求（基板+PCB）	无严格等长约束，MDC/MDIO一起走线。	-
建议布线要求	建议与其他接口信号包地隔离。	-

5.14 其他低速接口

表 5-15 其他低速接口 PCB 设计要求

项目	设计要求	说明
特征阻抗	50ohm， $\pm 10\%$ 。	-
走线长度	< 15inch。	-
时序要求	依据器件手册控制。	-

6 整机 EMC 设计

背景

由于芯片性能提高，整机对外界干扰更敏感，用户在整机设计时需要非常重视整机的EMC设计。用户可根据自己企业的EMC测试标准，对单板硬件设计和整机设计做评估。本节针对整机EMC设计风险，提供一些设计建议和风险规避措施。

整机 EMC 设计

- PCB器件布局设计时，小系统部分离金属接口部分越远，整机EMC性能越好。
- 单板对外的接插件（例如USB、网口等端口），需要增加ESD保护器件，加强接口的抗干扰能力。
- 整机设计为浮地设备时，单板金属化接口部分严禁采用分割地设计。
- 单板定位孔采用金属化过孔，并与单板GND连接，确保单板GND通过螺丝孔与金属外壳充分连接。
- 整机为接地设备时，要求金属外壳充分连接大地，分割保护地与单板数字地之间采用单点连接，单点连接的位置要远离小系统电路，建议靠近整机电源连接器放置。
- 接口连接器外壳推荐采用金属外壳，且与整机金属外壳充分连接（例如USB口，带弹片的RJ45口等），必要时可采用导电柱或者导电泡棉来实现连接器与外壳的充分连接。

7 参考文档

表 7-1 参考文档

分类	文档名称
软件开发	《 AI-P 加速模块 驱动开发指南（RC场景） 》 《 AI-P 加速模块 驱动开发指南（EP场景） 》
整机开发	《 AI-P 加速模块 结构设计参考 》 《 AI-P 加速模块 热设计参考 》

8 缩略语

缩略语	英文全称	中文说明
CAN	Controller Area Network	控制器局域网。
CRC	Cyclic Redundancy Check	循环冗余码校验。
DRAM	Dynamic Random-Access Memory	动态随机存取存储器。
ESD	Electrostatic Discharge	静电放电。
eMMC	Embedded Multi-Media Card	嵌入式多媒体卡。
GPIO	General Purpose Input Output	通用输入输出。
HCSL	High Speed Current Steering Logic	高速电流控制逻辑。
I2C	Inter IC Interface	集成电路间总线接口。
ISP	Image Sensor Processor	图像传感器处理器。
LPDDR4x	Low Power Double Data Rate DRAM, Fourth generation	第四代低功耗双数据速率同步动态随机存取存储器。
LVDS	Low-Voltage Differential Signaling	低压差分信号。
LVC MOS	Low-Voltage Complementary Metal Oxide Semiconductor	低压互补型金属氧化物半导体。
LVPECL	Low-Voltage Positive Emitter-Coupled Logic	低压正射极耦合逻辑。
MOSI	Master Output Slave Input	主机输出从机输入。
NVMe	Non-Volatile Memory express	非易失性高速传输总线。
PCIe	Peripheral Component Interconnect Express Interface	高速串行计算机扩展总线标准。

缩略语	英文全称	中文说明
PHY	Physical Interface (that is, USB PHY)	物理接口。
RTC	Real Time Clock	实时时钟。
SATA	Serial Advanced Technology Attachment	串行ATA，硬盘接口规范。
SoC	System on a Chip	片上系统。
SPI	Serial Peripheral Interface	串行外设接口。
SGMII	Serial Gigabit Media Independent Interface	串行千兆以太网接口。
RC	Root Complex	根节点模式。
EP	End Point	端点模式。

9 如何获取帮助

日常维护或故障处理过程中遇到难以解决或者重大问题时，请寻求技术支持。

9.1 收集必要的故障信息

9.2 做好必要的调试准备

9.1 收集必要的故障信息

在进行故障处理前，需要收集必要的故障信息。

收集的信息主要包括：

- 客户的详细名称、地址。
- 联系人姓名、电话号码。
- 故障发生的具体时间。
- 故障现象的详细描述。
- 设备类型及软件版本。
- 故障后已采取的措施和结果。
- 问题的级别及希望解决的时间。

9.2 做好必要的调试准备

在寻求技术支持时，技术支持工程师可能会协助您做一些操作，以进一步收集故障信息或者直接排除故障。

在寻求技术支持前请准备好单板和端口模块的备件、螺丝刀、螺丝、串口线、网线等可能使用到的物品。